Суммирующий аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/46 

о О5Од 00

i Изобрете 1ие относится к вычислительной Технике и может быть использовано для |;ум.мярования и пр)еобразовання аналоговых величин в и|фровые.

Целью изобретения является повышение точности.

На фиг. I предста лена функциональная схема предлагаемого преобразователя; на фнг. 2 - структурная схема цнфроуп- )авляемого резистора; на фиг. 3 - функциональная схема блока управления.

Устройство {фиг. 1) содержит ключевые :1лементы I-3, имеющие первые инфорыа- iJiHOHHbie входы 4-6, источник 7 опорного 1йапря.жения, инвертор 8, преобразователь J) код--ток, блок 10 сравнения токов, выходы II, 12 и 3 ; ифpoyпpaвJrяeмыx резисторов 14, 15 н 16, выходы 17, 18 и 19 ключе- lihix элементов , 2 и 3, выходы 20-25 блока J6 управления, выходы 27-29 блока 26, регистры 30-32 последовательного приближения, входы 33-35 блока 26, вторые входы J6-38 цифроуправляемых резисторов 14- 16, вход 39 блока 26, регистр 40 последо- FiaTejibHoro прчблпжения, выход 41 блока 26, )ход 42 блока 26, цифровой коммутатор 43, блок 44 постоянной памяти, накапли- иающий сумматор 45, выходы 46--50 блока , счетчик 51 адреса, .вход 52 блока 26 и |ыходы 53 накапливающего сумматора 45.

Цифроуправляемын резнстор (фиг. ,2) содержит ключи 54-56 и резисторы 57-59.

Блок управления (фиг. 2) содери ит генератор 60 импульсов, цифровой коммутатор 01, ггостоянное запоминающее устройство 62 и регистр 63.

Суммирующий аналого-цифровой преоб- :|азовате.яь работает в двух режимах: са- «onoBcpKs; и иелосредственкого преобразования.

Рассмотрим работу этого преобразователя в . самоповерки, который состоит Из трех циклов. В первом цикле происходит гговерка илфроуправляег.юго резистора 14. При .этом на третий .инфор; ,.ацнонный вход |-;.чючевого элеме11та 1 с выхода нсточника 7 посгупает опорное напрнжепие. По сигналу блока 26 на выходе регистра 30 устанавливается код 011....

Опорное напряжеЕ ие с помощью ц;-5фро- уЕ1равляемого резистора 14 преобразуется Б ток, который поступает в точку суммирования на первый вхо.ц блока 10. На выходе счетчика 51 формируется -,дрес.- кодовой 1-:омбинац1|И требуемого опорного напряжения. epeз цифровой коммутатор 43 () код требуемого опорного напряжен.чя поступает на вход преобразователя 9. При само- г:оверке состояние счетчика 51 :)е изменяется до конца данного режима. КодоЕ}ая комбинация требуемого опорного напряжения записана в блоке 44 с.учетом весов разрядов г:реобразо.вателя 9, измеренных на этапе изготовления. Кроме того, и вход преобразо

вателя 9 поступает опорное напряжение с выхода источника 7 через инвертор 8. Это обеспечивает соответствие входного опорного напряжения и выходного сигнала преобразователя 9. При этом также достигается минимальный температурный и временной дрейф данных величин. Регистр) 40 и накапливающий сумматор 45 в режиме самоповерки не участвуют. Выходной ток преобразователя 9 поступает в точку суммирования А. Выходной сигнал блока 10 подчиняется соотнощению

15

, если Аи. О, если .

0

5

0

5

0

5

0

Далее происходит уравновещивапие выходного сигнала преобразователя 9 с выходным сигналом цифроуправляемого резистора 14 при помощи регистра 30. При этом,, если Y I, то разряд устанавливается в единичное состояние; если , то остается в нулевом.

На следующем такте на выходе регистра 30 устанавливается кодовая комбинация У: О ill... и анализируется следующий разряд. Первый цикл режима самоповерки заканчивается на п-м такте по сигналу «Конец преобразования с выхода регист ра 30.

Во втором цикле режима самоповерки поверяется цифроуправляемый резистор 15. На ключевые элементы и 2 поступает опорное напряжение. Процесс новерки происходит аналогично nepBO viy . Результат поверки формируется в регистре 31.

В третьем цикле аналогично происходит поБе; ч а Г1ифроупр.,вляемого резистора 16 с (.;..« ключевого элемента 3 и регистра 32. На згом режим самоповерки заканчивается.

Рассмотрим работу устройства в режиме непосредственного преобразования. Из входы 4, 5 и 6 поступают входные напря- жения Ui, U2 и U;i .. При помощи цифроуправляемых резисторов напряжения преобразуются в .токи- :- с,уммируются в точке А 13 первом входе блока iO.

По сигналу блока 26 на выходе регистра 40 формируется кодовая комбинация .Oii...i. Преооразователь 9 преобразует данный код в ток, который гюступает в точку суммирования. На вход блока 10 поступает ток

+ l2+b-b,

где Ik - компенсиругощий ток.

Входной ток блока 10 сравнивается с нулем. Происходит поразрядное уравнове1ии- вание входного сигнала весами регистра 40 аналогично уравяозешиванию в режиме г.амоповерки весами регистров 30, 31 и 32.

Блок 44 содержит требуемые веса разрядов преобразователя 9, изморенные на изг-отов. 1ения. Е зависимости от ответа блока 10 в накапливающем сумматоре 45 формируется сумма двоичных эквивалентов весов включенных разрядов регистра 40.

На этом режим непосредственного преобразования заканчивается.

Формула изобретения

I. Сумм)фующий аналого-цифровой преобразователь, содержащий источник опорного напряжения, блок сравнения токов, преобразователь код-ток, выход которого соединен с первым входом блока сравнения токов, отличающийся тем, что, с целью повьгшения точности, в него введены три ключевых элемента, три цифроуправляемых резистора, четыре регистра последовательного приближения, цифровой коммутатор, инвертор, блок постоянной памяти, накапливающий сумматор, счетчик адреса и блок управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами первого ключевого элемента, третий и четвертый выходы - соответственно с. первым и вторым управляющими входами второго ключевого элемента, пятый и щестой выходы - соответственно с первым и вторым управляющими входами третьего ключевого элемента, первые информационные входы первого, второго и третьего ключевых элементов являются соответственно первой, второй и третьей входными щинами, вторые информационные входы первого, второго и третьего ключевых элементов объединены и являются щиной нулевого потенциала, третьи информационные входы первого, второго и третьего ключевых элементов объединены с входом инвертора и соединены с выходом источника опорного напряжения, выход инвертора соединен с первым входом преобразователя код-ток, выход которого объединен с выходами первого, второго и третьего цифрсуправляемых резисторов, второй вход блока сравнения токов является щиной нулевого потенциала, а выход соединен с первыми входами блока управления и первого, второго, третьего и четвертого регистров последовательного приближения, выходы первого, второго и тре- тего ключевых элемеитов соединены соответственно с первыми входами первого, второго и третьего цифроуправляемых резисторов, вторые входы которых соединены с соответствующими выходами первого, второго и трет№го регистров последовательного приближения, второй вход блока управления объединен с trropbiM входом первого регистра последовательного приближения и с его выходом, третий вход блока управления объел Р1ен с вторым

10

15

5

0

5

0

5

0

входом второго регистра последовательно го приближения и соединен с его выходом, четвертый вход блока управления об ьсди- нен с вторым входом третьего регистра последовагельного приближения и соединен с его выходом, третьи входы первого, второго и третьего регистров последовательного приближения соединены с(Х)тветствепно с седьмым, восьмым и девятым выходами блока управления, десятый выход которого соединен с вторым входом четвертого регистра последоватетьного приближения, третий вход которого объединен с пятым входом блока управления и соединен с выходом четвертого регистра последовательного приближения, выходы которого соединены с соответствующими первыми входами .Ц11фро- вого коммутатора, вторые входы которого объединены с соответствующими информационными входами накапливающего сумматора и соединены с соответствую цими выходами блока постоянной памяти, трет1п1 вход цифрового коммутатора, coejiniieit с одшшадцатым выходом блока управления, а выходы соединены соотвстстпепно с пто- рыми входами преобразоватр. 1н ко..х, первый и второй входы счетчика адреса соединены соот(5етственно с две,чадцл1ы л и трниадцатым выходами блока уприц., а выходы - с соответств}. ющим1 входами блока постоянной памяти, четы)1;адц;5- тый и пятнадцатый выходы блока управления соединены соответственно с первым и вторым управляющими входами {л.кпп.- и- вагощего .мматора, вьгходы котгрого лг5. ;я- ются выходной ЩИПОЙ, а niecTofi вход Гх юка управления является уп)ап,1.я О1цей iiiHi oA. 2. Преобразователь по п. 1, or. iu iO Ouinu- ся тем, что блок управления выиолнер на генераторе импульсов и последовп i-c. ibuo ere- диненпых цифровом коммутаторе, посюяп- - ном запоми.чающем устройстве и регистре, первый, второй, третий, четвертый, , шестой, седьмой, восьмой, девять, десятый, одиииадцатый, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый выходы которого являются соответствеино седьмы.-;, первым, вторым, третьим, чет е|ггь м, пятым, щестым, одиннадцатым, вось-., девятым, двенадцатым, десятым, четырнадцатым, тринадцатым и пятнадцатым выходами блока, шестнадцатый, восемпад1иг1; :й и девятнадцатый выходы регистр, соглинС| ы соотаетственно с вторым, третьи .;, четвертым и пятым входами постоянного заиомипаю- щего устройства, двадцатый, двадцать первый и двадцать второй выходы регистра - соответственпо с ne), вторым и третьим входами цис трового коммутатора, четвертый, пятый, щестой, седьмой, восьмой

и девятый входы которого ЯИ. 1,-:Ч)ТСЯ СООТ ветствеино плестым, вторым, г(К тьим, чет- BepTbiN;, первым и пятым пхол;;-.; блока. выход генератора импульсов c ivVi i i:i: с вторым входом регистра.

)

J2,

ff9

Изобретение относится к вычислительной технике и может быть использовано для суммирования и преобразования аналоговых величин в код. Изобретение позволяет повысить точность. Это достигается тем, что в суммирующий аналого-цифровой преобразователь, содержащий блок 10 сравнения, преобразователь 9 код- ток, введены ключевые элементы 1, 2, 3, источник 7 опорного напряжения, инвертор 8, цифроуправляемые резисторы 14, 15, 16, регистры 30, 31, 32, 40 последовательного приближения, блок 44 постоянной памяти, счетчик 51 адреса, накапливающий сумматор 45 и блок 26 управления. 1 з.п. ф-лы, 3 ил.

Фаг.2