Автокоррелятор Советский патент 1991 года по МПК G06F15/336 

15

(Л

с

Изобретение относится к специализированным средствам вычислительной техники и предназначено для оперативного определения корреляционной функции- текущего стационарного случайного процесса. Цель изобретения - повышение быстродействия. Автокоррелятор содержит блок 2 задания выборки, блоки 3, 4 и 5 воспроизведения, гспера ор 6 импульсов, сумматор 7, блоки 8, 10 и 11 укложения, интегратор 9, блок 12 задержки, накап- лив-лощич сумматор 13. Отличие автокоррелятора состой п одновременном вычислении дгух ординат i оргеляцион- ной функции без воспроизведены из блока 2 дополнительной последовательности сигналов, что позроляет повысить быстродействие устройства примерно в 1,5 раза. 2 з.п.ф-лы, 6 ил.

о to

00

о

0

о

Фиг. 1

Изобретение относится к специализированным средствам вычислительной техники и предназначено для оперативного определения корреляционной функции текущего стационарного случайного процесса.

Цель изобретения - повышение быстродействия автокоррелятора,

На фиг. представлена структурная схема автокоррелятора; на фиг.2 - структурная схема блока воспроизведения; на фиг.З - структурная схема узла формирователей импульсов; на фиг.4 - структурная схема первого счетчика блока воспроизведения; на фиг.З - алгоритм управления записью блока памяти первого счетчика блока воспроизведения; на фиг.6 - структурная схема блока задержки.

Автокорролятор содержит выходы I блока 2 зад шия выборки, блоки 3-5 воспроизведения, генератор 6 импульсов, сумматор 7, блок 8 умножения, интегратор 9, блоки умножения 10 и 11, блок 12 задержки, накапливающей сумматор 13, выходы текущей первой 14 и текущей второй 15 ординат.

Блок 3 воспроизведения (фиг.2) содержит узел 16 формирователей импульсов, сумматор 7, элемент 18 сравнения, счетчики 19 и 20, информационные вход 21 и рыход 22, адресный выход 23, синхроннзирую цнй выход 24, тактовый вход 25, тактовый выход 26 и выход 27 текущей задержки.

Узел 16 формирователей импупьсов (фиг.З) состоит из усилителя-формирователя 28 адреса и усилителя-формирователя 29 данных.

Счетчик 19 (фиг.4) содержит элемент 30 счета, блок 31 памяти, счетный вход 32 и выход 33.

Блок задержки (фиг.6) содержит узлы 34 и 35 памяти, коммутатор 36, информационный вход 37, выход 38, вход 39 задания времени задержки, тактовый вход 40 и вход 41 задания режима записи-считывания.

Автокоррелятор работает следующим образом.

Дискретизированный во времени входной сигнал, преобразованный в цифровой двоичный код, заносится в блок 2 задания выборки. Блоки 3-5 воспроизведения (сигнала) осуществляют воспроизведение в заданной последовательности сигнгиюв из блока 2 и передачу их на соответствующие вхо

ды сумматора 7, блоков 8, 10 и II умножения и блока 12 задержки. Блок 12 задержки осуществляет задержку сигналов, поступающих на его первый вход, на чиспо тактов, равное абсциссе вычисляемой корреляционной функции.

Обозначим текущие значения адресов сигналов, выбранных блоками 3-5 воспроизведения (сигнала), соответственно через k, I, n. С учетом принятых обозначений сигнал, поступающий на информационный вход интегратора 9, после каждого цикла считывания из блока 2 определяется в соответствии с выражением ( О

Х-

МХ п +

XJ

(I)

0

5

0

где

1

J

-n Vyk

n, I, k номер цикла считывания сигналов блоками 3-5 воспроизведения (сигнала) из блока 2, i 1,2,3,...; величина задержки сигнала, равная абсциссе вычисляемой ординаты корреляционной функции;

значение сигналов, считанных блоками 3,4 и 5 воспроизведения сигнала; текущие значения адресов сигналов, считанных из блока 2, причем

1

j5

П

i

(3)

n,,

Накапливающий сумматор 13 производит суммирование сигналов, поступающих на его информационные входы, и сигнал на его выходе определяется в соответствии с выражением

X2j(i)

Vх .с

xe xe-2j

СО

В интеграторе 9 за время считывания из блока 2 заданного объема выборки происходит усреднение сигнала X (i), определяющееся в соответствии с выражением N

(5)

Xj С Xj(i),

X

ордината корреляционной функции, вычисленная для величины задержки сигнала, равной j;

коэффициент передачи интегратора 9;

N - максимальное чы чо циклоэ считывания сигналов при воспроизведении заданного объема выборки.

В сумматоре 13 происходит усредне- ние сигнала X (i), определяющееся в со- соответствии с выражением

2Г С X2i(i)l(6)

изведен; я, за исключенчем того, тг изменение содержимого перзоп счетчика осуществляется сигналом переполнении сумматора 17 блока 3 поспроизведе- ния, поступающим ня синхровходы Блоков А и 5. При этом в сумматор блока 4 воспроизведения заносится j-H, а в сумматор блока 5 воспрок ведения

После обработки одной зыборки pea- 10 (сигчапч) - 2J + 1 . В гальнейлсм бло- лиэации в блок 2 заносится новая выборка, которая обрабатывается аналогично предыдуше и, и т.д.

На выходах 14 и 15 устройства форки 4 и 5 воспроизведения работают аннлогично блоку 3.

Усилитель-формирователь 28 адреса и усилитель-формирователь 29 данных

мируются текущие значения оценки кор- 15 узла 16 работают как шинные формиговареляционной функции для величин задержки сигнала, равных соответственно j и 2 j .

В исходном состоянии, т.е. перед началом вычисления первой пары ординат корреляционной функции, в первом счетчике 19 первого Олока 3 воспроизведения (обозначим его содержимое через j) - 1, во втором счетчике 20

гели. а :ix выходах ылрабатываются соответствующие входным сигналы с требуемыми логическими уровнями. Элемент 30 счсча первого счетчика 19 пме- 20 ет двоичный коэффициент пересчета. Сигнал, поступающий па вход 32 элемента 30, увеличивает его содержимое на I. Двоичный код с выхода элемента 30 поступает на адресный вход

(обозначим его содержимое через га ) - 25 блокг 31 памяти. В блоке 31 памяти запнс-.ны требуемые коды абсцисс, для которых вычисляются ор.чинаты корреляционной функции. В зависимости от данных, поступающих на адресный вход блока 31 памяти, на его выходе :,ыраба- тьШается -значение абсциссы корр ляцион- ной функции.

0, в сумматоре 17 (обозначим его содержимое через Р) - 1. При поступлении на вход 25 второго счетчика 20 очередного импульса к годер- имому сумматора 17 и второго счетчика 20 прибавляется I, т.е.

P P+ l;m m-H. (7) При равенстве содсрдимого первого счетчика 19 и второго счетчика 20 () элемент 18 сравнения вырабатывает сигнал, по которому обнуляется второй счетчик 20 (т.е. га О), а к содержимому сумматора 17 прибавляется содержимое первого счетчика 19, таким образом, содержимое сумматора 17 при Р m изменяется в соответствии с выражением

Р P+J +1.(8)

Содержимое сумматора через узел 16 поступает на адресный вход блока 2. Считанные из блока 2 данные через узел 16 поступают на выход 22 блока воспрои зведения. При переполнении сумматора 17 сигнал переполнения поступает на вход первого счетчика 19, изменяя его содержимое, на вход второго счетчика 20, обнуляя его, и на выход 24 блока 3 воспроизведения, а в сумматор 17 заносится 1. В дальнейшем работа блока 3 воспроизведения осуществляется аналогично.

Блоки 4 и 5 воспроизведения построены так же, как и блок 3 воспро1628066

изведен; я, за исключенчем того, тг изменение содержимого перзоп счетчика осуществляется сигналом переполнении сумматора 17 блока 3 поспроизведе- ния, поступающим ня синхровходы Блоков А и 5. При этом в сумматор блока 4 воспроизведения заносится j-H, а в сумматор блока 5 воспрок ведения

(сигчапч) - 2J + 1 . В гальнейлсм бло-

ки 4 и 5 воспроизведения работают аннлогично блоку 3.

Усилитель-формирователь 28 адреса и усилитель-формирователь 29 данных

гели. а :ix выходах ылрабатываются соответствующие входным сигналы с требуемыми логическими уровнями. Элемент 30 счсча первого счетчика 19 пме- ет двоичный коэффициент пересчета. Сигнал, поступающий па вход 32 элемента 30, увеличивает его содержимое на I. Двоичный код с выхода элемента 30 поступает на адресный вход

0

5

0

5

0

5

пнс-.ны требуемые коды абсцисс, для которых вычисляются ор.чинаты корреляционной функции. В зависимости от данных, поступающих на адресный вход блока 31 памяти, на его выходе :,ыраба- тьШается -значение абсциссы корр ляцион- ной функции.

В автокорреляторе одновременно вычисляются две ординаты корреляционной функции для абсцисс, равных j и 2j. Поэтому на выходе первого счетчика 19 необходимо вырабатывать последовательность значений j, минимизирующую общее количество повторных вычислений корреляционной функции.

На фиг.5 приведен алгоритм определения данных, записываемых в блок 31 памяти при изготовлении устройства.

Выполнение алгоритма начинается оператором 1. Оператор 2 присваивает переменной j максимальное значе- ние величины задержки сигнала, для которой находится оценка корреляционной функции. Анализ переменной j на четность выполняет оператор 3. В случае четности j следующим выполняется оператор 6, если значение j нечетно, то оператор 4 записывает его в блок 31 памяти. Оператор 5 уменьшает значение j на единицу. Оператор 6 осуществляет запись всех нечетных значений j из интервала от j/2+l до j в блок 31 памяти, затем оператором

7 переменной j

присваивается значение, равное половине j.Следующий за оператором 7 оператор 8 присваивает переменной j( значение, полученное в результате деления j на два и отбрасывания от результата дробной части.

Девятый оператор производит запись в блок 31 памяти всех значений j из интервала от J.+1 до j, а следую- щий за ним оператор 10 присваивает переменной j значение j .. Анализ величины j осуществляет оператор 11 Если j больше 1, то следующим выполняется оператор 3, если j равен 1, то в блок 31 памяти записывается значение, и выполнение алгоритма завершается оператором 13, если j меньше 1, оператор 13 завершает выполнение алюритма. Вычисление корреляционной функции в точках, найденных в результате реализации этого алгоритма минимизирует общее количество циклов вычислений при одновременном выполнении УСЛОВИЯ нахождения всех ординат корреляционной Аункции.

Определим коэффициент ускорения вычисления в соответствии с выражением

rojubHf . К 1Г m где К,, - коэффициент ускорения вычис тения; Пвс14 ко-шчество вычисляемых корреляционной функции; m - количество циклов вычисления. Получим для

Кч 1,52; Ка - 1,48;

твыч 32 твь,ц 64

гавыч 128 Ч

В блоке 12 задержки (сигнала)

входная информация поступает на информационные входы первого и второго узлов 34 и 35 памяти. Сигналы, вырабатываемые коммутатором 36, подаются на управляемые входы узлов 34 и 35 памяти, причем одновременно на управляющий вход одного узла памяти подается сигнал записи входной информации, а на другой - сигнал считывания инфор яции.

Формула изобретения

0

5

го

5

0

35

0

5

0

5

выходы блока задания выборки соединены с информационными входами соответственно первого, второго и третье- го блоков воспроизведения, тактовые входы которых соединены с выходом генератора импульсов, выход окончания цикла воспроизведения первого блока воспроизведения соединен с синхровхо- дами второго и третьего блоков воспроизведения и тактовым входом интегратора, информационный выход второго блока воспроизведения соединен с первым входом первого блока умножения, информационный выход первого блока воспроизведения соединен с первым входом сумматора, второй вход которого соединен с информационным выходом третьего блока воспроизведения, а выход сумматора соединен с вторым входом первого блока умножения, выход которого соединен с информационным входом интегратора, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий блоки умножения, накапливающий сумматора и блок задержки, информационный вход, тактовый вход, вход задания времени задержки и вход задания режима записи-считывания которого соединены соответственно с информационным выходом второго блока воспроизведения, выходом генератора импульсов, тактовым выходом первого блока воспроизведения и выходом текущей задержки первого блока воспроизведения, адресные выходы первого, второго и третьего блоков воспроизведения соединены соответственно с первым, вторым и третьим адресным входами блока задания выборки, выход блока задержки соединен с первым входом второго блока умножения, второй вход которого соединен с информационным выходом второго блока воспроизведения, а выход - с первым информационным входом накапливающего сумматора, тактовый вход которого соединен с тактовым выходом первого блока воспроизведения, первый и второй входы третьего блока умножения соединены соответственно с информационными выходами первого и третьего блоков воспроизведения, выход третьего блока умножения соединен с вторым информационным входом накапливающего сумматора, выход интегратора и выход накапливающего сумматора являются соответственно выходом теку25

Фиг. 2

1 29

Т

Фиг.З

/шшч J

/

-,

I

oirg fQonuoc „

eO

im

-i-r-B-1

,

p

L

fl+fyjifw

r ншэпэн чэпиос

hH

r-Tll

rf

/

,f ШШ

I

K

/Г

ffv

908Z9I

J7

39

J4

3d -

36

Ц

Фиг. 6