Устройство для решения систем линейных алгебраических уравнений Советский патент 1991 года по МПК G06F15/32 

80 I « ; Щ 8п

t

Л

Ј

7/ ъ1 А.

Фаг.1

i t .со со

Јь

ю to

Изобретение относится к области вычислительной техники и может быть использовано в высокопроизводительных специализированных вычислительных машинах и устройствах цифровой обработки сигналов

Цель изобретения - сокращение аппаратурных затрат

На фиг I представлена схема устройства, на фиг 2 - схема операционного блока, на фиг 3 - схема блока анализа

Устройство для решения систем линейных алгебраических уравнений содержит входы I коэффициентов системы линейных алгебраических уравнений устройства, вход 2 свободных членов системы линейных алгебраических уравнений устройства, вход 3 значения точности решения устройства, вход 4 синхронизации устройства, п операционных блоков 5, регистр 6, блок 7 анализа, выходы

8результата решения устройства и выходы

9признака окончания решения устройства

Каждый операционный блок 5 содержит первый информационный вход 10, второй информационный вход 11, третий информационный вход 12, тактовый вход 13, с первого по третий регистры 14-16, умножитель 17, сумматор 18, первый выход 19, второй выход 20

Блок 7 анализа содержит первый информационный вход 21, второй информационный вход 22, тактовый вход 23, регистры 24 первой группы, регистры 25 второй группы, вы читатели 26, узлы 27 сравнения, первый и второй элементы И 28 и 29, триггер 30, группу выходов 31 и выход 32

В основу работы устройства положен метод Зейделя нахождения корней х, системы линейных уравнений виде (Е А) (Е -L единичная матрица) по формуле ,, i 1 ,п

L-1 .к, Л.(A.f)

х Ха„х ЛЈаих,-г-Ь„ ,2,

/ /

В приведенной формуле значения х, определяются рекуррентными соотношениями

. «.W

Ь„ ,n, k 1,2,3,

/ч,Й «l /-fl |a i-.fix,-2i J i,,2,

(a,„.x,.,;%,, j 1,1-1, k 1,2,

Пп, k 1,2,3,

При описании работы устройства в обозначении х1, - / первый индекс в скобках (k) указывает номер итерации, а второй индекс в скобках (j)- номер рекуррентного шага для k и итерации

Операционный блок 5 выполняет операцию умножения с накоплением, те на информационные входы 10-12 подаются соот ветственно значения а, с и Ь, которые записываются соответственно в регистры 14-16 и на выходе сумматора 18 формируется значение c-)-ab, которое подается на выход 19

Блок 7 анализа предназначен для опре- деления точности вычисления значений х, (i l,n) и их выдачи на выходы 31j блока 7 Точность вычисления определяется величиной F, постоянно подаваемой на вход 22 При выполнении требуемой точности вычисления х, на выход 32 выдается сигнал окончания вычисления и с выходов 31, считываются все значения х, Значения х, могут выдаваться последовательно на выход 311

0 блока 7. Точность вычисления х, определяется следующим образом Значения х, подаются с выхода регистра 6 на вход 21 блока 7 че рез такт Поэтому с целью сокращения числа регистров 24 и 25 блока 7 тактовые импуль сы на входы записи считывания регистров 24 и 25 подаются через такт (такая с ин хронизация обеспечивается счетным режимом работы триггера 30, который через такт открывает элемент И 29 для прохождения тактовых импульсов на входы записи

0 считывания регистров 24 и 25) Записанные значения регистр 25, и значения х в регистр 24, подаются на вхо гы вычитате ля 26,, где определяется разность х, х, )-xf Ha входы узла 27, сравнения до даются разность х, и величина t, задающая

5 точность вычисления x, Если/4X,/«Ct, то на выходе узла 27, сравнения будет единичный сигнал При наличии единичных сигналов на выходе всех узлов 27 сравнения на выходе элемента И 28 сформируется ечиничQ ный сигнал, который яв гнется признаком окончания вычисления значении

Формула изобретение

1 Устройство для решения систем ти нейных алгебраических уравнений, содержащее п операционных блоков, где п порядок системы линейных алгебраических равнений, блок анализа и регистр, причем г и вхсн

коэффициентов системы линейных алгебрам ческих уравнений устройства (, , п) подключет к первому информационному вхо д 1-го операционного блока, второй инфор мационный вход k го операционного блока (где k 1, , п- 1) подключен к первому

выходу (k+ I HO операционного бтока. вто рой информационный вход п-го операционного блока подключен к входу коэффициен тов системы линейных алгебраических уравнений устройства, вход синхронизации которого подключен к тактовым входам всех операционных блоков, блока анализа и к входу записи-считывания регистра, информационный вход которою подключен к первому вы ходу первого операционного блока, выход регистра подключен к третьему информа

ционному входу первого операционного блока, второй выход k-ro операционного блока подключен к третьему информационному входу (k-j-1) го операционного блока, отличающееся тем, что, с целью сокращения

аппаратурных затрат, выход регистра подключен к первому информационному входу блока анализа, вход значения точности решения устройства подключен к второму информационному входу блока анализа, выходы с первого по п-й группы и выход которого подключены соответственно к выходам результата решения устройства и к выходу признака окончания решения устройства. 2. Устройство по п. 1, отличающееся тем, что блок анализа содержит первую группу из п регистров, вторую группу из п регистров, п вычитателей, п узлов сравнения, триггер и два элемента И, причем первый информационный вход блока подключен к информационному входу первого регистра первой группы, выход k-ro регистра первой группы (где k 1, ..., п-) подключен к k-му выходу группы блока, к информационному входу (k+l)-ro регистра первой группы и к первому информационному входу k-ro вычи- тателя, выход n-го регистра первой группы подключен к n-му выходу блока анализа, к

информационному входу первого регистра второй группы и к первому информационному входу п-го вычитателя, выход k-ro регистра второй группы подключен к информационному входу (k+ )-го регистра второй группы и к второму информационному входу k-ro вычитателя, выход п-го регистра второй группы подключен к второму информационному входу п-го вычитателя, второй информационный вход блока подключен к первым

информационным входам узлов сравнения с первого по п-й, вторые информационные входы которых подключены соответственно к выходам вычитателей с первого по п-й, выходы узлов сравнения подключены соответственно к входам первого элемента И, выход которого подключен к выходу блока, тактовый вход которого подключен к первому входу второго элемента И и к счетному входу триггера, выход которого подключен к второму входу второго элемента И, выход

0 которого подключен к входам записи-считывания регистров первой и второй групп.

5

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах обработки сигналов для решения систем линейных уравнений. Цель изобретения - сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство содержит п операционных блоков 5, где п - порядок системы линейных алгебраических уравнений,регистр 6 и блок 7 анализа. 1 з.п. ф-лы, 3 ил.

Фиг. 2

Фиг.З