Умножитель частоты следования импульсов Советский патент 1991 года по МПК H03B19/00 

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот и многоканальных системах передачи.

Цель изобретения - повышение надежности работы, заключающееся вустранении сигналов с частотой, отличной от заданной, стабилизации основных характеристик кольца ФАПЧ и контроля за синхронной работой умножителя за счет введения генератора тактовой частоты, блока контроля за синхронной работой умножителя и блокировки выхода для сигналов с частотой, отличной от заданной.

На чертеже приведена структурно-электрическая схема умножителя.

Умножитель содержит генератор 1 импульсов, делитель 2 частоты, RS-триггер З, первый 4 и второй 5 элементы И, инвертор 6, формирователь 7 импульсов, реверсивный счетчик 9, преобразователь 10 код - напряжение, генератор 11 тактовых импульсов (ГТИ), первый 12 и второй 13 D-триггеры, блок 14 сигнализации и третий элемент И 15.

Выход генератора 1 импульсов соединен с входом делителя 2 частоты, выход которого соединен с входом установки в 1 RS-триггера З, прямой выход которого соединен с первым входом первого элемента И 4, а инверсный выход - с первым входом второго элемента И 5, второй вход которого соединен с выходом инвертора 6, вход которого соединен с вторым входом первого элемента И 4 и выходом формирователя 7 импульсов, вход которого соединен с входом установки в О RS-триггера З и входной шиной 8 устройства.

Вход обратного счета реверсивного счетчика 9 соединен с выходом первого элемента И 4, вход прямого счета - с выходом второго элемента И 5, а выход - с входом преобразователя 10 код- напряжение, выход которого соединен с входом генератора 1 импульсов.

Выход генератора 11 тактовых импульсов соединен с третьими входами первого элемента И 4 и второго элемента И 5.

Вход синхронизации первого D-тригге- ра 12 соединен с выходом делителя 2 частоты, информационный вход его - с инверсным выходом RS-триггера З, а вход установки в О - с инверсным выходом второго D-триггера 13, вход синхронизации которого соединен с входной шиной 8 устройства, информационный вход - с прямым выходом RS-триггера З, а вход установки в О - с общей шиной.

Вход блока 14 сигнализации соединен с инверсным выходом первого D-триггера 12

Первый вход третьего элемента И 15 соединен с выходом генератора 1 импульсов, второй вход - с прямым выходом первого D-триггера 12, а выход - с выходной шиной

16 устройства.

Умножитель работает следующим образом.

Пусть fBbix N fBX, где ТВых - частота следования импульсов на выходе устройст0 ва, fex - частота следования импульсов на входе устройства, а N - коэффициент умножения частоты. Тогда раньше появляется импульс на входе 8 устройства, который устанавливает триггер 3 в состояние О и од5 новременно обеспечивает формирование импульса на выходе формирователя 7 импульсов, по окончании которого формируется импульс на выходе инвертора 6. Импульсы с выхода генератора 1 поступают

0 на вход делителя 2 частоты с коэффициентом деления N, на выходе которого появляется импульс, который устанавливает триггер 3 в состояние 1.

В результате логического умножения

5 сигналов в элементе И 5 на входе прямого счета реверсивного счетчика 9 появляются импульсы, сформированные ГТИ 11, за счет чего происходит увеличение управляющего напряжения на выходе преобразователя 10

0 код - напряжение, что приводит к увеличению частоты следования импульсов, сформированной генератором 1.

Следующий импульс с выхода делителя 2 частоты появляется раньше, чем в предыду5 щем случае, что приводит к уменьшению разности фаз сравниваемых частот, Этот процесс продолжается до тех пор, пока разность фаз сравниваемых частот не станет близкой к нулю.

0 Если Твых N tux, тогда импульс на выходе делителя 2 частоты появляется раньше, чем в предыдущем случае, что обеспечивает появление импульсной последовательности, сформированной ГТИ 11 на входе об5 ратного счета реверсивного счетчика 9, что приводит к уменьшению управляющего напряжения на выходе преобразователя 10 код - напряжение, за счет чего уменьшается частота следования импульсов, сформиро0 ванных генератором 1.

Следующий импульс с выхода делителя 2 частоты появляется позже, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Указан5 ные циклы повторяются до тех пор, пока разность фаз сравниваемых частот не станет близкой к нулю. Таким образом, устанавливается синхронный режим работы.

Триггеры 12 и 13 осуществляют контроль за синхронной работой кольца ФАПЧ.

При синхронной работе, т.е. при поочередном поступлении импульсов на входе 8 и на выходе делителя 2 частоты, оба триггера 12 и 13 находятся в состоянии Г. Таким образом, через элемент И 15 на выходе устройства 16 появляются импульсы, формируемые генератором 1.

При нарушении синхронизма, например, на вход синхронизации D-триггера 13 поступают подряд два импульса с входа 8 устройства, тогда триггер 13 переключается под воздействием второго импульса в состояние О, что обеспечивает переключение триггера 12 также в состояние О за счет связи между ними. При этом появляется сигнал, формируемый блоком 14, и пре- кращается поступление импульсов на выход 16 за счет элемента И 15. При поступлении с выхода делителя 2 частоты на вход синхронизации триггера 12 подряд двух импульсов переключается в состояние О триггер 12, что обеспечивает также срабатывание блока 14, и на выходе элемента И 15 импульсы отсутствуют.

Сигнал устройства контроля синхронной работы умножителя на выходе блока 14 при появлении неисправности в умножителе может быть использован для обеспечения автоматического переключения на резервный умножитель, что в целом повышает надежность синтезатора частот,

Формула изобретения 1. Умножитель частоты следования импульсов, содержащий генератор импульсов, выход которого соединен с входом делителя частоты, выход которого соединен с входом установки в 1 RS-триггера, прямой выход которого соединен с первым входом первого элемента И, а инверсный выход - с первым входом второго элемента И, второй вход которого соединен с выходом инвертора, вход которого соединен с вторым входом первого элемента И и выходом формирователя импульсов, вход которого соединен с входом установки в О RS-триггера и входной шиной устройства, реверсивный счетчик, вход обратного счета которого соединен с выходом первого элемента И, вход прямого счета - с выходом второго элемента И, а выход - с входом преобразователя код - напряжение, выход которого соединен с входом генератора импульсов, отличающийся тем, что, с целью повышения надежности работы, в него введены генератор тактовых импульсов, выход которого соединен с третьими входами первого и второго элементов И, первый D- триггер, вход синхронизации которого сое- динен с выходом делителя частоты, информационный вход - с инверсным выходом RS-триггера, а выход установки в О - с инверсным выходом второго D-триггера, вход синхронизации которого соединен с входной шиной устройства, информационный вход- с прямым выходом RS-триггера, а вход установки в О - с общей шиной, третий элемент И, первый вход которого соединен с выходом генератора импульсов, второй вход - с прямым выходом первого D-триггера, а выход - с выходной шиной устройства.

2. Умножитель по п.1, о т л и ч а ю щ и й- с я тем, что, с целью сигнализации о нарушении синхронной работы умножителя, дополнительно введен блок сигнализации, вход которого соединен с инверсным выходом первого D-триггера.

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот. Цель изобретения - повышение надежности в работе умножителя - достигается за счет того, что в умножитель, содержащий последовательно соединенные генератор 1 импульсов, делитель 2 частоты, RS-триггер З, первый 4 и второй 5 элементы И, реверсивный счетчик 9. преобразователь 10 код - напряжение, а также инвертор 6 и формирователь 7 импульсов, введены генератор 11 тактовых импульсов, первый 12 и второй 13 D-триггеры, блок 14 сигнализации и третий элемент И 15. При нарушении синхронной работы кольца ФАПЧ прекращается формирование выходного сигнала и срабатывает сигнзпизация. 1 з.п. ф-лы, 1 ил. сл с ( со о ю оо CJ