Устройство для приема избыточной информации Советский патент 1991 года по МПК G08C19/28 

со

с

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, в которых для передачи информации используются циклические коды. Цель изобретения - повышение помехоустойчивости устройства. Устройство содержит приемник 1, первый и второй пороговые селекторы 2 и 3, вычитатель 4, генератор 5 тактовых импульсов, элемент И 6, три регистра 7, 8, 9, сумматоры 10 по модулю два, первую и вторую группы ключей 11 и 12, элемент ИЛИ 13 и элемент НЕ 14, 15 и 16 - вход и выходы устройства. Данное устройство позволяет оптимально декодировать принятую избыточную информацию с наличием стираний. 1 ил.

Os Јь

О

СО

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, в которых для передачи информации используются циклические коды.

Цель изобретения - повышение помехоустойчивости устройства.

На чертеже представлена функциональная схема устройства.

Устройство содержит приемник 1, пер- вый пороговый селектор 2, второй пороговый селектор 3, вычитатель 4, генератор 5 тактовых импульсов, элемент И 6, первый, второй, третий регистры 7-9, сумматоры 10 по модулю два, первую и вторую группы ключей 11 и 12, элемент ИЛИ 13, элемент НЕ 14, вход 15 и выходы 16 устройства.

Устройство работает следующим образом.

На вход приемника 1 поступает слож- ный избыточный сигнал. На выходе приемника 1 появляется (последовательно) совокупность аналоговых сигналов, соответствующих элементам входного сигнала, каждый аналоговый сигнал подается на вход порогового селектора 2. Если величина аналогового сигнала меньше установленного порогового значения, то на выходе появится значение О, если больше, то на выходе появится 1. Таким образом, знало- говый сигнал преобразуется в двоичный. В вычитателе 4 из величины двоичного сигнала вычитают величину соответствующего аналогового сигнала. С выхода порогового селектора 2 двоичная последовательность записывается в регистр 7. Записанная двоичная последовательность в регистре 7 соответствует посимвольному приему. С выхода вычитателя 4 разностный сигнал поступает на вход второго порогового селек- тора 3, порог которого устанавливается с учетом обеспечения оптимальной помехоустойчивости. Оптимальный порог первого порогового селектора 2 выбирается равным

Unop.om. O.SUmc

где Unop.onr. - устанавливаемый порог напряжения;

Umc - напряжение сигнала на входе приемника.

На выходе вычитателя 4 появляется ве- личина напряжения, связанная с входным и выходным напряжением первого порогового селектора 2

ивх.сел.1 ивых.сел.1 l иеых.выч I.,

где ивх.сел.1,ивых.сел.1 - входное и выходное напряжение селектора, поступающее на входы вычитателя 4.

Значение величины выходного напряжения с вычитателя 4 может иметь величину в интервале 0; 0,511выХ.сел.1. где 0 соответствует наилучшему качеству символа; 0,5ивых.сел.1 соответствует максимальной неопределенности значения символа.

Следовательно, порог второго порогового селектора 3 выбирается с учетом вводимой зоны стирания символа, значение величины которой определяется необходимой помехоустойчивостью. Если Unop.cen.2 ивх.сел.2, то на выходе второго порогового селектора 3 появляется напряжение, соответствующее логическому О для второго регистра 8, и наоборот.

С выхода порогового селектора 3 двоичная последовательность записывается в регистр 8.

В регистре 9 записана опорная кодовая комбинация кода (7,3). . 1 {1;0; 1; 1; 1; 0; 0}

Пусть на выход первого порогового селектора 2 поступила последовательность сигналов

Х {0; 0,41; 0,53; 0,41; 1; 1; 0}

Пороговый уровень первого порогового селектора 2 равен 0,5 величины. На выходе его появится последовательность

Х {0;0; 1;0; 1; 1;0}.

Ошибками поражены три символа кодовой комбинации. Эта последовательность запишется в регистр 7.

G выхода вычитателя 4 поступят разностные сигналы

b {0; 0,41; 0,47; 0,41; 0; 0; 0}, которые поступят затем на вход второго порогового селектора 3, порог которого установлен 0,4. На его выходе появится двоичная последовательность

В {1;0;0;0; 1; 1; 1;}.

Значение О выходной последовательности свидетельствует о недостоверности принятого символа. Полученная таким образом последовательность параллельно информационной последовательности X запишется в регистр 8.

С выходов первого и третьего регистров 7 и 9 логические сигналы, соответствующие опорной и принятой кодовой комбинации, поступают на вход сумматоров 10 по модулю два, на выходе которых появятся логические сигналы

С {1;0;0; 1;0; 1;0}, которые поступают на первые входы ключей 11 первой группы, на вторые входы которых поступают сигналы разрешения с регистра 8. На выходе ключей 11 первой группы появятся логические сигналы

Р1 {1;0;0;0;0; 1;0}, которые поступят на входы элемента ИЛИ 13, на выходе которого появится логическая 1. Пройдя через элемент Н Е 14, она запретит поступление кодовой комбинации с выходов третьего регистра 9 через ключи второй группы 12 на выход 16 устройства.

Логическая 1 с выхода элемента ИЛИ 13 поступит на второй вход элемента И 6, разрешая прохождение импульсов с генера- тора 5 тактовых импульсов на вход третьего регистра 9. в котором произойдет циклический сдвиг информации, которая примет вид

Y2 {0; 1:0; 1; 1; 1;0).

Сигналы с выходов первого и третьего регистров 7 и 9 поступят на входы сумматоров 10 по модулю два, на выходе которых появятся сигналы

С2 {0; 1; 1; 1; 0:0:0},

поступающие на первые входы ключей первой группы 11, на вторые входы которых поступают сигналы В с выходов второго регистра 8. На входы элемента ИЛИ 13 поступают сигналы

Р2 {0; 0; 0; 0; 0; 0; 0}

на выходе элемента ИЛИ 13 присутствует О, разрешающий выдачу кодовой комбинации на выход 16 устройства и запрещающий дополнительные сдвиги информации в регистре 9.

Таким образом, данный алгоритм приема позволяет оптимально декодировать избыточную информацию с наличием стираний.

Формула изобретения

Устройство для приема избыточной информации, содержащее приемник, вход которого является входом устройства, выход: приемника подключен к первому входу вы- читателя и через первый пороговый селектор - к второму входу вычитателя и к входу первого регистра, каждый выход которого подключен к первому входу соответствующего сумматора по модулю два, второй пороговый селектор, второй регистр, отличающееся тем, что, с целью пов. шения помехоустойчивости, в него введены генератор тактовых импульсов, элемент И, элемент ИЛИ, элемент НЕ, третий регистр, первая и вторая группы ключей, выход вычитателя через второй пороговый селектор подключен к входу второго регистра, каждый выход которого подключен к первому входу соответствующего ключа первой группы, выход генератора тактовых импульсов подключен к первому входу элемента И, выход которого подключен к входу третьего регистра, каждый выход которого подключен к первому входу соответствующего ключа второй группы и к второму входу соответствующего сумматора по модулю два, выход которого подключен к второму входу соответствующего ключа первой группы, выходы ключей которой подключены к входам элемента ИЛИ, выход которого подключен к второму входу элемента И и через элемент НЕ - к вторым входам ключей второй группы, выходы которых являются соответствующими выходами устройства.