Устройство для приема избыточной информации Советский патент 1982 года по МПК H03M13/51 

(Б ) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ

1

Изобретение относится к электросвязи, а именно к приемным устройствам систем передачи дискретной информации, в которых для передачи сообщений используются избыточные коды о

Известно устройство для приема избыточной информации, содержащее приемник, выход которого подключен через блок буферной памяти и через последовательно соединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход которого подключен к второиу входу блока регистров памяти, а также блок вычитания, усилитель, второй пороговыйселектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму входу декодера С 1 .

Однако известное устройство обладает низкой точностью приема избы1 точной информации.

Цель изобретения - повышение точности приема избыточной информации.

Для достижения указанной цели в устройство для приема избыточной информации содержащее приемник, выход которого подключен через блок буферной памяти и через последовательно

10 соединенные первый пороговый селектор, декодер и блок регистррв памяти к первому и второму входам блока управления выдачей информации, выход

15 которого подключен к второму входу блока регистров памяти, а также блок вычитания, усилитель, второй порого вый селектор и последовательно сое1иненные двоичный регистр сдвига, сум20матор и третий пороговый селектор, выход которого подключен к второму входу декодера, введены логический блок, два двоичных счетчика, анализа397тор, два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу элемента ИЛИ и входу второго порогового селектора подключен выход блока буферной памяти, а выход элемента ИЛИ подключен к первому входу блока вычитания, к второму входу которого, объединенному с информационным входом первого ключа и первым входом декодера, подключен выход второго порогового селектора, при этом выход блока вычитания подкл очен к первому входу усилителя, к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчик подключен первый выход анализатора, к первому входу которого, а также к информационному входу второго ключа и входу второго двоичного счетчика подключен выход усилителя, а выход второго- двоичного счетчика подключен к вторым входам логического блока и анализатора, второй выход которого подключен к управляющим входам первого и второго ключей, выходы которых подключены соответственно к входу двоичного регистра сдвига и второму входу сумматора. На чертеже представлена структурная электрическая схема устройства для приема избыточной информа15ии„ Устройство содержит приемник 1, первый пороговый селектор 2, декодер 3 блок k регистров памяти, блок 5управления выдачей информации, бло 6буферной памяти, блок 7 вычитания усилитель 8, второй пороговый селектор 9, двоичный регистр 10 сдвига, сумматор 11, третий пороговый селектор 12, логический блок 13 первый и второй двоичные счетчики 14 и 15, анализатор 16, первый и второй ключи 17 и 18, элемент ИЛИ 19. Устройство для приема избыточной информации работает следующим образом. На вход приемника 1 из канала связи поступает составной сигнал с избыточностью, например последовательный сигнал S(t)S(t), ), S(t),.. . ,Sy,(t). Его длительность равна сГ, где п - количество элементарных сигналов в составном сигнале с избыточностью или значностькода, tr- длительность одного элементарного сигнала. В приемнике 1 осуществляется, например, корреляционная обработка элементарных сиг34налов, в результате которой на выхо-i де приемника 1 в моменты времени ( ) п) появляются аналоговые величины, В момент времени t n.t в блоке 6 буферной памяти записывается для хранения аналоговая оценка (точная оценка) составного сигнала с избыточностью -1 а 3 По мере поступления элементарных сигналов на вход устройства на выходе приемника 1 в соответствующие моменты времени им ставятся в соответствие аналоговые сигналы, которые одновременно подаются на первый вход ; элемента ИЛИ 19, с выхода которого поступают на первый вход блока 7 вычитания; на вход блока 6 буферной памяти, где запоминаются; на вход первого порогового селектора 2, в котором входные аналоговые сигналы преобразуют в выходные двоичные сигналы, причем, величина последних определяется по отношению сигнал-шум, параметрам кода и виду модуляции. С выхода первого порогового селектора выходные двоичные сигналы одновременно подаются на второй вход блока вычитания и информационный вход первого ключа 17i на-первый вход декодера 3, в котором входные двоичные сигналы запоминаются, накапливаются и после того, как их количество будет составлять величину, равную п, входная двоичная кодовая комбинация У (у , .у, У,,,. ,УИ ) отождествляется, с ближайшей (по Хэммингу) выходной разрешенной кодовой комбинацией Довичная кодовая комбинация y/f является первой грубой оценкой составного сигнала с избыточностью S(t). Разрешенная двоичная кодовая комбинация уР подается на второй вход блока регистров памяти, в котором запоминается. Таким образом, по мере поступления на вход приемника 1 сигналов S)(t).B соответствующие моменты времени на второй вход блока 7 вычитания поступает его грубая двоичная оценка, а на первый вход - точная аналоговая оценка х-. В блоке 7 вычитания из величины сигнала х; вычитают величину сигнала У « В результате этой операции на выходе блока 7 вычитания получают разностный сигнал q :-у , который поступает на первый вход усилителя 8, Коэффициент 5 усиления усилителя изменяется дискретно в зависимости от величины уп равляющего сигнала на втором его вх де. Этот управляющий сигнал снимается с первого двоичного счетчика И (кодограмм), исходное состояние которого - единичное. Если в процес работы в нем будет записано число 2,3,а.о или р (,2,3|...), то соот ветственно будет изменяться и коэф фициент усиления усилителя 8 (где Ak - некоторое единичное усиление, определяемое соотношением сигнал-шум на выходе приемника 1 и параметрами усилителя 8, максимальное значение коэффициента усиления зависит от статистических характеристик канала связи). Усиленный таким образом разностный сигнал одновременно посту пает на информационный вход второго ключа 18, на вход второго двоичного счетчика 15 (импульсов), в котором в двоичном коде отображается порядковый номер усиленного разностного сигнала (j). При на выходе второго счетчика 15 появляется импул переполнения, который подается на второй логического блока 13 и на второй вход анализатора 16. В ана лизаторе .16 осуществляют оценку величины сигнала путем сравнения с величиной некоторого порогового напряжения Uy, (эта величина определяется отношением сигнал-шум на входе приемника 1). Рассмотрим ситуации, характеризу ющие различные режимы работы анализа тора При , обоих выходах анализатора сигнал отсутствует. При jVn, U появляется сигнал в виде постоянного напряжения на первом выходе анализатора 16. Он запрещает в логическом блоке 13 прохождения сигналов с управляющего вто рого входа на выход. При . Г: Uy, (последнее неравенство справедливо для всех сигналов с , т,ео и для символов, предшествующих символу ri-) на выходах анализатора 16 сигналов нет. Импульс переполнения с выхода второго двоичного счетчика 15 (импульсов) черезлогический блок 13 записывается в первый двоичный счетчик k (кодограмм)I увеличивая его состояние на единицу. Эта ситуация следует из первой описанной ситуации. 73« При , 1 (неравенство справедпиво для любого из предыдущих символов с j H(n-l) и для самого символа г) появляется импульс переполнения на выходе второго, двоичного счетчика 15i который коммутирует сигнал постоянного напряжения с первого выхода анализатора 16 на второй. Данная ситуация следует из второй описанной ситуации, Если после обработки всех элементарных сигналов оказалось, что сигнал г ff и на втором выходе анализатора 16 не появился, то осуществляется считывание (с регенерацией) сигналов из блока 6 буферной памяти аналоговых сигналов, которые в виде двоичных сигналов (после преобразования во втором пороговом селекторе 9) поступают на второй вход блока 7 вычитания и информационный вход первого ключа 17 и непосредственно в аналоговом виде через элемент ИЛИ 19 на первый вход блока у вычитания, В это время первый вход блока 5 управления выдачей информац1 и закрыт. Далее все ранее описанные операции ловторяются. Аналогичные циклы считывания информации (в дальнейшем просто циклы) из блока 6 буферной памяти продолжают до тех пор, пока не поступит последний п-й двоичный сигнал на второй вход декодера 3. ормирование этих двоичных сигналов осуществляют следующим образом. Окончание одного из циклов соответствует четвертой ситуации, после которой на управляющем входе первого ключа 17 и на управляюи|ем входе второго ключа 18 появляется управляющий сигнал, открывающий ключи. После этого начинается очередной цикл ct иJЫвaния, в ходе которого в сумматоре 11 реализуют операцию суммирования, приводящую к появлению на его выходе аналогового сигнала . Г-+У; , который в третьем, пороговом селекторе 12 преобразуется в двоичный сигнал . Эти двоичные сигналы с выхода третьего порогового селектора 12 последовательно поступают в декодер 3« После того как входной регистр декодера 3 заполнится двоичными сигналами, комбинация которых соответствует второй грубой оценке составного сигнала с избыточ ностью, второй вход декодера 3 отключается от выхода третьего порогового селектора 12, После этого декодер 3 отождествляет вторую двоичную кодовую комбинацию с выходной двоичной разрешенной кодовой комбинацией у , которая поступает в двричный блок регистров памяти. На очередном цикле из блока 6 буферной памяти в блок 5 управления выдачей информации считываются элемента рные сигналы точной аналоговой оценки составного сигнала с избыточностью Х/а из блока k регистров памяти разрешенные комбинации Уi и У, , В блоке 5 управления выдачей информации вычисляют коэффициенты корi реляции между;- X и , а также между X и yj. которые затем сравнивают. По результату .сравнения с помощью управляющего сигнал.а, подаваемого из блока 5 управления выдачей информации в блок 4 регистров памяти, из блока 4 регистров памяти на выход устройства считывают ту из разрешенных кодовых.комбинаций (или ее информационную часть), для которой коэффициент корреляции больше. Предлагаемое устройство для приема избыточной информации в целом обладает более высокими технико-экономическими показателями по сравнению с известным. Положительный эффект заключается в повышении т очности приема избыточной информации и надежности устройства на основе перехода от параллельного способа формирования сигнала градиента к последо.вательному благодаря исключению аналоговых элементов, уменьшению количества каналов обработки в некоторых блоках до одного. При этом конструкция устройству упрощается, появляется возможность путем перехода к дискретной обработке в большей степени использовать микропроцессоры. Вследствие увеличения точности формирования, сигнала градиента повышается реальная помехоустойчивость приема ориентировочно на порядок (п вероятности ошибки). Формула изобретения Устройство для приема избыточной информации, содержащее приемник, вы9ХОД которого подключен через блок буферной памяти и через последовательно- соединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход которого подключен к второму выходу блока регистров памяти, а также блок вычитания, усилитель, второй пороговый селектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму, входу декодера, отличающееся тем, что, с целью повышения точности приема избыточной информации, в него введены логический блок, два двоичных счетчика, анализатор, два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу элемента ИЛИ и входу второго порогового селектора подключен выход блока буферной памяти, а выход элемента ИЛИ подключен к первому входу блока вычитания, к второму входу которого объединенному с информационным входом первого ключа и первым входом декодера, подключен выход второго порогового селектора, при этом выход блока вычитания подключен к первому входу усилителя, к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчик подключен первый выход анализатора, к первому входу которого, а также к информационному входу второго ключа и входу второго двоичного счетчика подключен выход усилителя, а выход второго двоичного счетчика подключен к вторым входам логического блока и анализатора, второй выход которого подключен к управляющим входам первого и второго ключей, выходы которых подключены соответственно к входу двоичного регистра сдвига и второму входу сум матора. Источники информации, принятые во внимание при экспертизе 1 Авторское свидетельство СССР № , кл. G 08 С , 197У (прототип).

1 1

Ss

-. I «

01