Гистерезисное звено Советский патент 1991 года по МПК H03K5/24 G05B1/01 

Изобретение относится к импульсной технике и может быть применено в интегральных преобразователях ток - частота, нелинейных устройствах автоматики, ши- ротно-импульсных модуляторах.

Целью изобретения является повышение быстродействия за счет исключения состояния насыщения транзисторов, точности и расширение области применения за счет управляемости порогом переключения.

Сущность изобретения поясняется чертежом.

Устройство содержит транзисторы 1-9, резисторы 10, 11, источники 12-14 тока, первую шину 15 питания, входные шины 16, 17, вторую шину 18 питания и выходные шины 19, 20. При этом эмиттеры транзисторов 1 и 2 соединены друг с другом, с базами транзисторов 3, 4 и с первым выводом источника 12 тока, эмиттеры транзисторов 3, 4 соединены с первой шиной 15 питания и с вторыми выводами источников 12, 14 тока. База транзистора 1 соединена с базой транзистора 9, коллектором транзистора 3 и зм- митером транзистора 6. База транзистора 2 соединена с базой транзистора 8. коллектором транзистора 4 и эмиттером транзистора 5. Коллектор транзистора 1 соединен с базой транзистора 5, первым выводом рези- CTOpj 10 и входной шиной 16. Коллектор транзистора 2 соединен с базой транзистора 6, первым выводом резистора 11 и с шиной 17. Вторые выводы резисторов 10, 11 соединены с эмиттером транзистора 7. Коллекторы транзисторов 5, 6 соединены с базой транзистора 7 и с первым выводом источника 13 тока. Коллектор транзистора 7 соединен с вторым выводом источника 13 тока и шиной 18 питания. Эмиттеры транзисторов 8, 9 соединены с первым выводом источника 14 тока. Коллекторы транзисторов rf, 9 соединены с выходными шинами 19, 20 устройства. Номиналы резисторов 10, 11 равны.

Устройство работает следующим образом.

Транзисторы 1, 2, 5 и 6 образуют контур положительной обратной связи, который может находиться в одном из двух устойчивых состояний: открыт транзистор 1, ток источника 12 протекает через него, резистор 10 и транзистор 7, либо открыт транзистор

О

4 -vj

00 vj

СО

2, ток источника 12 Н2 протекает через него и резистор 11. При этом токи коллекторов транзисторов 5, 6, 3, А одинаковы и равны Из/2 (если пренебречь величиной базовых токов). Соответственно если открыт транзистор 1, то ток источника 14 протекает через транзистор 9 и выходную шину 20, если открыт транзистор 2 - через транзистор 8 и шину 19. В любом из устойчивых положений ни один из транзисторов не насыщен (при условии, что разность падений напряжения на резисторах не превосходит напряжения эмиттер - база транзисторов).

Контур синфазной отрицательной обратной связи через коллекторы транзисторов 5, 6, транзистор 7 и резисторы 10, 11 компенсирует изменения синфазного входного тока и тока Н2.

Переключение звена из одного положения в другое происходит при подаче дифференциального входного тока через входные шины 16, 17 в момент, когда Л1вх 112.

Это происходит следующим образом. Пусть в начальный момент открыт транзистор 1. Начинают увеличивать ток через шину 17. При этом ток через резистор 11 увеличивается, уменьшается потенциал базы транзистора б и соответственно, поскольку токи транзисторов 6, 5 равны токам транзисторов 3,4 а те. в свою очередь, друг другу, увеличивается потенциал базы транзистора 2 благодаря действию синфазной обратной связи через транзистор 7. В момент, когда потенциал базы транзистора 2 превзойдет потенциал базы транзистора 1, т.е. при 112, произойдет лавинообразное переключение дифференциального каскада на транзисторах 1, 2 вследствие действия положительной обратной связи. Одновременно переключится каскад на транзисторах 8, 9 и ток источника начнет протекать через выходную шину 19. Аналогичным образом происходит переключение в противоположном направлении.

Таким образом, при работе звена ни один транзистор не попадает в состояние насыщения (при условии 2 H2Rio 0,6 В), токи открытых транзисторов расчетны и задаются источниками 12-14 тока, Это гарантирует отсутствие задержек при переключении и позволяет использовать

транзисторы в режимах, при которых они обладают наибольшим быстродействием. Порог переключения звена с точностью до коэффициента усиления транзисторов 1, 2,

5, 6 по току задается источником 12 тока. Выходной ток также задан источником 14 тока. Ток Из позволяет оптимизировать быстродействие звена.

Формула изобретения

Гистерезисное звено, содержащее пер вый и второй транзисторы, коллекторы которых подключены к первым выводам соответственно первого и второго резисторов, входные и выходные шины, отличающее с я тем, что. с целью повышения быстродействия, повышения точности и расширения области применения за счет обеспечения управляемости порогом переключения, введены третий, четвертый, пятый, шестой, седьмой, восьмой и девятый транзисторы, первый, второй третий источники тока, причем эмиттеры первого и второго транзисторов соединены друг с другом, с базами третьего и четвертого транзисторов и с первым выводом первого источника тока, эмиттеры третьего и четвертого транзисторов соединены друг с другом, вторым выводом первого и третьего источников тока и с первой шиной питания, база первого транзистора соединена с коллектором третьего, базой девятого и эмиттером шестого транзисторов, база второго транзистора соединена с базой восьмого, коллектором четвертого и эмиттером пятого

транзисторов, эмиттеры восьмого и девятого транзисторов соединены с первым выводом третьего источника тока, коллекторы соответстенно с первой и второй выходными шинами устройства, коллекторы первого

и второго транзисторов соединены с базами соответственно пятого и шестого транзисторов, с первой и второй входными шинами устройства, вторые выводы резисторов соединены с эмиттером седьмого транзистора, коллекторы пятого и шестого транзисторов соединены друг с другом, с базой седьмого транзистора и с первым выводом второго источника тока, коллектор седьмого транзистора соединен с вторым выводом

второго источника тока и второй шиной питания.

J3

Ш -o +

Изобретение относится к импульсной технике и может быть использовано в интегральных преобразователях ток - частота, нелинейных преобразователях ток - частота, нелинейных устройствах автоматики. Цель изобре ения - повышение быстродействия и расширение области применения. Цель достигается за счет совместного действия положительной обратной связи по дифференциальному току через транзисторы 1, 2,5, 6 и отрицательной обратной связи по синфазному току через транзисторы 5, 6, 7 и резисторы 10, 11. Выход осуществляется с помощью дифференциального каскада на транзисторах 8, 9 и за счет исключения состояния насыщения транзисторов. 1 ил.

CFu.

-a