Аналого-цифровой преобразователь Советский патент 1991 года по МПК H03M1/18 

Изобретение относится к средствам преобразования формы представления информации и может быть использовано в системах передачи и преобразования информации для представления в двоичный позиционный код аналоговых сигналов, изменяющихся в большом диапазоне.

Цель изобретения - повышение точности преобразования.

На фиг. 1 представлена блок-схема аналого-цифрового преобразователя; на фиг. 2 - его статическая характеристика; на фиг. 3 - временные диаграммы, поясняющие принцип действия устройства.

Аналого-цифровой преобразователь (АЦП) содержит делители 1 и 2 напряжения,

компараторы 3 и 4, ключи 5 и 6, формирователь 7 кода, инвертор 8, выходную шину 9. цифроаналоговый преобразователь 10, вычитающее устройство 11, входную шину 12, шину 13 тактовых импульсов, шину 14 установки начального значения кода.

По принципу действия устройство представляет собой аналого-цифровой преобразователь следящего типа, особенностью которого является то, что в нем реализуется логарифмическая шкала преобразования, при которой границы интервалов квантования задаются соотношениями

(

4

XI 00

ю

ел

х0; xi ах0; Х2 а2х0;... xi а х0:...

- amv m 3 Хо.

где XQ минимальное значение сигнала, подлежащего преобразованию; а 1.

Участок статической характеристики преобразователя, реализующего данную шкалу, изображен на фиг. 2, где х - аналоговый входной сигнал; х - квантованный по уров- ню сигнал, которому на выходе устройства ставится в соответствие кодовая комбинация NI.

В качестве квантованного значения сигнала х целесообразно выбирать середину интервала квантования. Для 1-го интервала можно записать

о Х| + X | - 1 Xj

а1 х0 + а 1 х0

ет квантованное значение сигнала xi на выходе цифроаналогового преобразователя 10 -1а + 1

xi a

Хо

0

5

Согласно статической характеристике преобразователя (фиг. 2)

х Хо

изменение квантованного значения сигнала должно произойти только тогда, когда входной сигнал уменьшится до значения

х а1 1 х0.

При этом разность сигналов х - xi достигнет по абсолютной величине своего максимального значения

J-1 ... а + 1

° и х - xi a

х0 - а

Хо

Изобретение относится к средствам формы представления информации и может быть использовано в системах передачи и преобразования информации. Цель изобретения - повышение точности преобразования. Поставленная цель достигается тем, что в устройство дополнительно введены первый и второй делители напряжения, причем инвертирующий вход первого компаратора подключен через первый делитель напряжения к входной шине, а его выход соединен через первый ключ с первым входом формирователя кода, неинвертирующий вход второго компаратора подключен через последовательно соединенные второй делитель напряжения и инвертор к входной ши.не, а выход соединен через второй ключ с вторым формирователем кода, неинвертирующий вход первого компаратора и инвертирующий вход второго компаратора объединены и подключены к выходу вычитающего устройства. Предлагаемое устройство может быть использовано в автоматике и телемеханике, в системах передачи информации для представления в двоичный позиционный код аналоговых сигналов, изменяющихся в большом диапазоне. 3 ил. (Л

-а -1 -х - а+1

- aXQг.

Причем х xi, если a х0 х а х0, I 1,2,.... т.

В соответствии с принципом действия АЦП следящего типа изменение сигнала на входе преобразователя приводит к изменению величины ошибки квантования х - х, которая формируется на выходе вычитающего устройства 11. Так, при возрастании сигнала, когда его значение достигает, допустим, уровня а1 х0, ошибка квантования х - х| становится равной своему максимальному значению на данном интервале квантования

о а - 1 . i х xi a XQ

2а

при х а х0

Согласно статической характеристике преобразователя компаратором 3 должен быть сформирован сигнал записи единицы в формирователь 7 кода, следовательно, последнее соотношение задает условие, при котором на выходе компаратора 3 должен быть сформирован сигнал логической единицы. Оно может быть представлено в виде равенства

х - х| - сх 0(1)

а -1

где С

2а

и реализовано с помощью типового компаратора, если на его неинвертирующий вход подать разность х - xi, а на инвертирующий вход - произведение сх,

В устройстве разность х - xi формируется вычитающим устройством 11. В виду того, что с 1, произведение сх можно получить с помощью делителя 1 напряжения при подаче на его вход сигнала х.

При уменьшении сигнала на входе устройства на его выходе, как правило, уже бывает сформировано некоторое кодовое значение сигнала Nj, которому соогветствуа-1

.1-1

Х0.

0

5

0

5

0

5

0

5

момент времени а1 х0 х и что

с.

Принимая во внимание, что в данный

а-1 2а последнее сотношение преобразуется к виду

х xj + асх 0.(2)

Оно непосредственно задает условие, пр1 и котором на выходе компаратора 4 должен быть сформирован сигнал логической единицы (сигнал управления формирователем 7 кода по входу -1). Соотношение может быть реализовано с помощью типового компаратора, если на его инвертирующий вход подать с выхода вычитающего устройства разность сигналов х - xi.a на неинвертирующий вход подать входной сигнал х устройства, предварительно пропустив его через делитель напряжения с коэффициентом передачи а с и проинвертировав.

В рассматриваемом устройстве делителем напряжения является блок 2, инвертором - блок 8, компаратором - блок 4. Принцип действия устройства поясняют временные диаграммы фиг. 3.

Импульсный сигнал, подаваемый на шину 13, устанавливает формирователь 7 кода в исходное состояние, при котором на выходе его появляется код, соответствующий минимальному квантованному значению сигнала xv (фиг. 2). Это значение формируется на выходе цифроаналогового преобразователя 10, для чего вход его соединен с выходом формирователя кода, Квантованное значение сигнала xi поступает на инвертирующий вход (условно обозначен знаком -) вычитающего устройства 11. на неинвертирующий вход (обозначен знаком +) которого поступает входной сигнал х. На выходе блока 11 формируется разность х - XL

При нарастании входного сигнала х (на фиг. 3 входной сигнал отображен прямой 1)

разность сигналов х - xi, поступающая с выхода вычитающего устройства 11 на неинвертирующий вход компаратора 3, тоже начинает нарастать. И когда входной сигнал достигает значения х ах0, она становится равной величине

х - xi сахо,

при которой выполняется условие (.Последнее проверяется компаратором 3, Для этого на его инвертирующий вход подается с выхода делителя 1 напряжения произведение сх (выходной сигнал делителя 1 напряжений на диаграммах фиг. 3 отображен пунктирной прямой 3).

При выполнении равенства (1), которое применительно к данному случаю имеет вид

х - xi сахо.

компаратор 3 срабатывает и выдает сигнал логической единицы, который поступает через ключ 5 на вход +1 блока 7. Выходной код устройства изменяется и его значение начинает соответствовать второму уровню

а 4-1 квантования: Х2 ах0 .

Новое квантованное значение сигнала снимается с блока 10 и поступает на неинвертирующий вход вычитающего устройства 11. Выходной сигнал его резко уменьшается (ломаная 2 фиг. 3) на величину интервала квантования Х2 - XL После этого разность х - х начинает вновь возрастать, и происходит это до тех пор, пока компаратор 3 не зафиксирует равенство (1) при новом значении сигнала на выходе блока 10 (хг

а + 1 ., ,.

ах0 --- }. Нетрудно видеть, что это произойдет, когда входной сигнал достигнет значения х а х0, и соотношение (1), применительно к данному случаю, прини- а + 1

мает вид х - ах0

- сх О. Компаратор

3 вновь выдает сигнал логической единицы, и весь цикл работы повторяется до тех пор. пока будет возрастать сигнал на входе устройства. Причем увеличение входного сигнала каждый раз обусловливает с помощью делителя напряжения 1 соответствующее увеличение порога срабатывания компаратора 3, что и позволяет реализовать статическую характеристику преобразователя при возрастании сигнала на входе (ломаная 4 на фиг. 3).

Предположим, что начиная с некоторого момента времени t сигнал на входе устройства начинает убывать (прямая 5 на фиг, 3), Причем на выходе устройства к этому времени уже сформирован код NJ, которому на инвертирующем входе вычита

о XI

:а

ющего устройства 11 соответствует квантованное значение сигнала

и . „ . а + 1 хо2

Тогда начинает убывать и с некоторого момента времени становится отрицательной разность значений х - х. Разность поступает с выхода блока 11 на инвертирующий вход компаратора 4. Одновременно на неинвер0 тирующий вход компаратора 4 подается произведение - сах (пунктирная прямая 7 на фиг. 3). Оно формируется инвертором 8 и делителем 2 напряжения, вход которого подключен к входной шине 12. Для этого

5 коэффициент передачи делителя 2 выбран равным са.о

При равенстве напряжений х - xi - -асх, которое выполняется, когда входной сигнал достигнет значения х а х0. компаратор

0 4 срабатывает и выдает сигнал логической единицы на вход -1 формирователя 7 кода. Значение выходного кода устройства уменьшается, что обуславливает скачкообразное возрастание выходного сигнала вычитаю5 щего устройства 11 (ломаная 6 на фиг. 3). После этого значение разности х - х вновь начинает уменьшаться и весь цикл работы устройства повторяется. Причем уменьшение входного сигнала каждый раз обуслав0 ливает с помощью делителя 2 напряжения соответствующее уменьшение порога срабатывания компаратора 4, что и позволяет реализовать статическую характеристику преобразователя при уменьшении входного

5 сигнала (ломаная 8 на фиг, 3).

Ключи 5 и 6 обеспечивают синхронный режим работы устройства, разрешая прохождение выходных сигналов компараторов на входы формирователя кода в строго

0 фиксированные моменты времени, когда на управляющие входы ключей поступают тактовые импульсы..

Формирователь кода выполнен на последовательно соединенных реверсивном

5 счетчике и преобразователе кода.

Формула изобретения Аналого-цифровой преобразователь, содержащий первый и второй компараторы, формирователь кода, выход которого явля0 ется выходной шиной и подключен через цифроаналоговый преобразователь к первому входу вычитающего устройства, второй вход которого является входной шиной, инвертор, первый и второй ключи, о т л и ч а5 ю щ и и с я тем, что, с целью повышения точности преобразования, в него введены первый и второй делители напряжения, входы которых объединены и являются входной шиной, выходы первого непосредственно, а 1 второго через инвертор соединены с соответствующими инвертирующим входом первого и неинвертирующим входом второго компараторов, неинвертирующий вход первого из которых и инвертирующий вход второго объединены и подключены к выходу вычитающего устройства, а выходы соответственно соединены с информационными

Х0 ах-

входами первого и.второго ключей, управляющие входы которых объединены и являются тактовой шиной, а выходы соединены соответственно с первым и вторым входами формирователя кода, третий вход которого является шиной установки в исходное состояние.

.Z

8