Адаптивный временной дискретизатор Советский патент 1991 года по МПК G08C15/06 

Изобретение относится к аналоговой и вычислительной технике и может быть использовано для.регистрации и передачи сигналов малым количеством данных, необходимых для восстановления сигнала с мак- симально допустимой относительной погрешностью.

Известны адаптивные временные диск- ретизаторы, формирующие для исходного сигнала f(t) существенные выборки (ti, Si), I - О, N, по которым затем можно генерировать непрерывный кусочно-линейный сигнал S(t), tjito, IN, восстанавливающий f(t) с требуемой относительной точностью

S(t) - Si-i + (t-ti-i) {SrSi-i)/(ti-tl-0 при % ti-i, tij;

S(t)-f(t) Ј f(t) при , tN.

Для всех известных адаптивных временных дискретизаторов в качестве существенных выборок используется исходный сигнал, т.е. Si f(ti), I О, П.

Однако для ряда практических задач имеется необходимость проведения адаптивной временной дискретизации при условии, что дискретизируемый непрерывный сигнал f9 fy) ,(/ 0, л/2 с относительной точностью ЕЭ описывает истинный сигнал f(0 ,т.е.

If3()-f()l e,-f(y), кроме того, аппроксимирующий сигнал является непрерывным и на каждом из подын- тервалов представляется линейной комбинацией нулевой и первой степени Cos (р) ,т.е.

S (у) аю + аи Cos($ при pl-1,pi}

а также требуется обеспечить относительную точность БД ( ед е ) восстановления сигналом S (р) исходного f(t), т.е.

IS(p)-f(p)ЈA.f(p),

и аргумент дискретизируемого сигнала в общем случае имеет нелинейную зависимость от времени t, т.е. на вход дискретизатора Поступает fa(t) и (у) (t).

Цель изобретения - расширение области применения за счет возможности адаптивной временной дискретизации на основе представления аппроксимирующего сигнала на подынтервалах в виде линейной комбинации нулевой и первой степени cos (р) при нелинейной зависимости аргумента входного сигнала от времени и с учетом относительной погрешности, с которой входной сигнал описывает истинный, при обеспечении заданной относительной погрешности восстановления аппроксимирующим сигналом истинного.

Принципиальная возможность практической реализации дискретизатора основы0

5

0

5

0

5

0

вается на полученных рекуррентных соотношениях.

В качестве выходных параметров дискретизатора используются значения аргумента аппроксимирующего сигнала р, SI, I О, N, причем ро О, SO fa{0), ры - л/2 , а параметры аппроксимирующего сигнала S (($ определяются через них по формулам

аи (Si-Si-i)/(Cos p( -Cos pi-1):

аю SraiiCos pi, I 1, N.

Кроме того, основное условие,, по которому последовательно строятся подынтервалы апроксимирующего сигнала, имеет вид

.WSSWS-.f.fo

1 Јэ

и обеспечивает требуемую точность восстановления исходного сигнала f ($ .

На фиг. 1 представлена блок-схема дискретизатора; на фиг. 2-4 - временные диаграммы, поясняющие его работу.

Адаптивный временной дискрети- затор (фиг. 1) содержит первый - четвертый управляемые ключи 1-4, первый - третий управляемые делители 5-7 напряжения, блок 8 задания допустимой погрешности, первый - третий вычитатели 9-11, компаратор 12, формирователь 13 Cos(p). сумматор 14, первый 15 и второй 16 блоки памяти, первый 17 и второй 18 управляемые усилители напряжения, блок 19 слежения за максимальным сигналом, блок 20 слежения за минимальным сигналом.

В блок-схеме (фиг. 1) используют типовые аналоговые блоки за исключением блоков слежения за максимальным и минимальным сигналами, а также блока формирования Cos (p), варианты выполнения которых известны.

Таким образом, условие формирования адаптивного временного подинтервала, которое реализуется в устройстве, имеет вид

5

0

5

mln

«fiftn-l,

Јf,(a)-Si-1 г.1

I /V - /л1

max

cos a -cos ул-1

Tre .(a)-s,-i

f

/T - /Л Л

««fyt-l.J cosa-cos i-1 а существенная выборка определяется соотношением

nti (a - (Йafifo-l.fljl a a-cos yn-1 J На основании указанных соотношений существенные выборки, за исключением первой, находятся на верхней или нижней границе коридора допустимой относительной погрешности. Кроме того, на каждом из подынтервалов аппроксимирующего сигнала, за исключением последнего, существует хотя бы одна внутренняя точка, в которой имеется касэние аппроксимирующего сигнала с границей коридора допустимой погрешности.

Адаптивный временной дискретизатор работает следующим образом.

Перед началом адаптивной дискретизации сигналов faiylt) и p(t) в блок 16 заносится единичный сигнал, в блок 8 задания допустимой погрешности - значения

1 +ЕА 1 -ед 1 + еэ и Т

блоки слежения за максимальным 19 и минимальным 20 сигналами устанавливаются в исходное состояние. Адаптисчая дискретизация сигналов тэ(у(т) и (t) начинается при поступлении разрешающего сигнал ; на второй аход, по которому он проходит через хтюч 1. заносится в блок 15 и поступает на первый выход дискрети- затора в качестве нулевой выборки So. Сигнал f3 if (t начинает поступать на первые входы делителя 5 и усилителя 17 напряже1 -ЕА

ния, гдо формируются сигналы

1 -Гэ

i%

(p(t))n т- -- тэ(у (t)j, которые поступают соответственно на первый 9 и второй 10 вычи- татели, где из них вычитается значение предыдущей существенной выборки Si 1, поступающей с блока 15 В вычитателе 11 формируется сигнал Cos (у) -Cos (p - D , причем cos ( поступает с блока 16, э Cos p - с выхода Формирователя 13, на вход которого поступает р (t) с третьего входа дискретизатора. В управляемом делителе 6 напряжения формируется сигнал

-1-FA

g())-S-Ucosfa)-cosfa-1)

В управляемом делителе 7 напряжения формируется сигнал

9+(0 ))-S-ilfco8)-cos(-1)

В блоке 19 слежения за максимальным сигналом формируется сигнал a-(t) maxg (a).

.

В блоке 20 слежения за минимальным сигналом формируется сигнал a-Kt) mJna («) ,

Ofifti-l.tJ

i Сигнал a(t) поступает на вход усилите- ля 18 напряжения, где формируется сигнал a+(t)(Cos p- Cos | - 1 ), который поступает на сумматор 14, на второй вход которого поступает Sty} - fj а сигнал S у} - +a+(t)(Cos

10

15

20

25

30

ос-

40

45

50

5

(р -Cos f - О поступает на вход ключа 2. Сигнал a(t) и a+(t) поступают на входы компаратора 12, на выходе которого формируется сигнал в случае a(t) a4(t), который организует завершение текущего цикла дискретизации. Через ключ 2 по сигналу с компаратора 12 пропускают существенную выборку на первый выход дискретиззтора и заносят это значение в блок 15 памяти. По сигналу с выхода компаратора 12 пропускают значение Cos fl через ключ 4 в блок 16 По этому же сигналу через ключ 3 р пропускают на второй выход дискретизатора. По сигналу с выхода компаратора 12 блоки слежения за максимальным 19 и минимальным 20 сигналами подготавливаются к следующему циклу работы. По окончании поступле- ния сигналов на входы устройства организуют принудительное завершение подынтервала дискретизации по аналогичной схеме.

Формула изобретения Адаптивный временной дискретизатор. содержащий первый управляемый ключ, первый вход которого обьединен с первыми входами первого управляемого усилителя напряжения и первого управляемого делителя напряжения и является первым входом дискретизатора, второй вход первого управляемого ключа является вторым входом дискретизатора, выход соединен с входом первого блока памяти, обьединен с выходом второго управляемого ключа и является первым входом дискретизатора, блок задания допустимой погрешности, входами соответственно первого управляемого делителя на- пряжения и первого управляемого усилителя напряжения, выходы которых соединены с первыми входами соответственно первого и второго вычитателей, выходы первого и второго вычитателей. выходы первого и второго вычитателей соединены с первыми входами соответственно второго и третьего управляемых делителей напряжения, выходы которых соединены с первыми входами соответственно блока слежения за максимальным сигналом и блока слежения за минимальным сигналом, выход блока слежения за максимальным сигналом соединен с первым входом компаратора, выход которого соединен с первым входом второго управляемого ключа, и вторыми входами блока слежения за максимальным сигналом и блока слежения за минимальным сигналом, выход которого соединен с вторым входом компаратора и первым входом второго управляемого усилителя напряжения, вторые входы которого объединены с вторыми входами второго и третьего управляемых

делителей напряжения, выход второго управляемого усилителя напряжения соединен с первым входом сумматора, выход которого соединен с вторым входом второго управляемого ключа, выход первого блока памяти соединен с вторыми входами сумматора и первого и второго вычитателей, о т- личающийся тем, что, с целью расширения области применения за счет возможности дискретизации на основе представления аппроксимирующего сигнала на подынтервалах в виде линейной комбинации нулевой и первой степени Cos (p), в дискретизатор введены формирователь Cos (p) , третий и четвертый управляемые ключи, второй блок памяти и третий вычита

5

тель, выходы которого соединены с вторыми входами второго и третьего управляемых делителей напряжения, вход формирователя Cos (р) объединен с первым входом третьего управляемого ключа и является третьим входом дискретизатора, выход формирователя Cos (p) соединен с первыми входами третьего вычитателя и четвертого управляемого ключа, выход которого соединен с входом второго блока памяти, выход которого соединен с вторым входом третьего вычитателя, вторые входы третьего и четвертого управляемых ключей объединены и подключены к выходу компаратора, выход третьего управляемого ключа является вторым выходом дискретизатора.

Изобретение относится к аналоговой технике и может быть использовано при регистрации и передаче сигналов малым количеством данных. Цель изобретения. - расширение области применения за счет возможности дискретизации на основе представления аппроксимирующего сигна ла на подынтервалах в виде линейной комбинации нулевой и первой степени Cos (р) при нелинейной зависимости аргумента входного сигнала от времени и с учетом относительной погрешности, с которой входной сигнал описывает истинный, при обеспечении заданной относительной погрешности восстановления аппроксимирующим сигналом истинного. Адаптивный временной дискретизатор содержит управляемые ключи 1-4, управляемые делители 5-7 напряжения, блок 8 задания допустимой погрешности, вычислители 9-11, компаратор 12, формирователь 13 Cos ($ сумматор 14, блоки 15, 16 памяти, управляемые усилители 17, 18 напряжения, блоки 19 и 20 слежения соответственно за максимальным и минимальным сигналами. 4 ил. Ё О ел 00 00 VJ

30

60

30

о

ю

Фиг. 2

20 t

Фиг.З

tyfeM

W№

Пву(сг(фз

i

w

zo t

Фиг4