Цифровой преобразователь сигналов частотных датчиков Советский патент 1991 года по МПК G01R23/02 H03M1/50 

со

с

Изобретение относится к электроизме рительной технике Цель изобретения по вышение точности преобразования Цифровой преобразователь сигналов час тотных датчиков содержит постоянное за поминающее устройство 8 регистр 10 первый счетчик 11 импульсов, второй счет чик 6 импульсов. Ввнедение генератора 1 опорной частоты, D-триггера 2 первой линии 3 задержки, формирователя А интервл ла измерения, формирователя 5 импульсов, второй линии 7 задержки, управляемого др литепя 9 частоты возволяет повысить том ность преобразователя 2 ил

Изобретение относится к электроизмерительной технике и может быть использовано в измерительных приборах, преобразователях и системах для частотных датчиков с нелинейной функцией преобразования.

Цель изобретения - повышение точности преобразования.

На фиг. 1 представлена функциональная схема цифрового преобразователя сигналов частотных датчиков; на фиг. 2 - временные диаграммы его работы.

Цифровой преобразователь сигналов частотных датчиков содержит генератор 1 опорной частоты, D-триггер 2, первую линию 3 задержки, формирователь 4 интервала времени преобразования, формирователь 5 импульсов, второй счетчик б импульсов, вторую линию 7 задержки, постоянное запоминающее устройство 8, /прлплчемый делитель 9

частоты, регистр 10, первый СЧР;ЧИК 11 импульсов.

Выходы первого счетчика 11 имгг/льспв соединен с информационными вводами реги стра 10, выходы которого являются выходами устройства, информационный вход D-триггера 2 является входом устройства, синхронизации D-триггера 2 соединен с выходом генератора 1 опорной частоты, первым дом формирователя 4 интервала времени преобразования, входом синхронизации управляемого делителя 9 частоты выход D триггера 2 соединен со входом первой линии

3задержки и вторым входом формирователя

4интервала времени преобразования, выход которого соединен с входом форммропптелч

5импульсов, входами разрешения пеп вого и второго счетчиков 11 6 импч/мсоп счетный вход второго счетчик) В тчг/ i оь соединен с выходом первой лиши тг( рч, ки, а выходы - с адресными и-..с-.г-., ч ш

о

00

sl

Hiitioio запоминающего устройогнт 8, выходи которою соединены с уиртвляющими п/одами управляемого црпигс .ч 9 чагтогы оьиод которого соединен со счетным вхо дом пррвого счетчика 11 импульсов, пход установки путч которого соединен со РХОДОМ установки нуля второю смотчика б иммульсоп входу установки нуля управляемого делителя 9 ч ютогы и выходу второй линии 7 зздгржки вход которой соединен со входом синхрони зации регистра 10 и выходом формироватетч 5 импульсов

Преобразователь работает следующим образом.

Переключения элементов схемы такт- руются иммульггчми генератора 1 опорной частоты. Длч обеспечения синх| оннии и безсбоинои рабогн угтрог стра им ульгт частоты fx (фт 2, л) лот н« .м,1

ГИОНЫИ ВдОД L) Tpnirepl 2 на ВЫХОЛС НОШ-

рого они появляются синхронно с импульсами опорной частоты гпнерз ора 1

В иомен г поступления 1 го имп/льсача- гош f формирователь 4 ачинает вираба- ти -ат. фиксированный интервал времени In (фиг 2, и) п течение которого счетчик 6 подсчитывает количество импульсов преобразуемой частоты fx, поступивших за время Тп Подсчет происходит начиная с поступившего импульса, так как перил линия 3 задержки (малой длительное in) обеспечивает поступление данного импутьса на счетный вход после того, клк переключился формирователь А и установился сигнал на Влоде разрешения счета Ь тка 6 Вгкодноп 1-разрядный код счетчика 6 поддамся на адресные вхиды постоянного запоминаю щего устройства 3 ча выходах которого формируется Y-разрядннй код управчяю- щий, ь свою очередь работой долителч 9 астоты Таким образом, код из выходах счетчика 6 изменяется FJ моменты поступления импульсов частоты К по закону 1, 2, 3. ., I, . , а на управляющих входа ; рлигепя 9 подается воспроизводимый запоминаю- щим устройством 8 код MI, изменяющийся по закону

1,7, 19. ..,(3i -3I+1) ,(1)

где I - номер периода (фиг 2, п)

Управляемый делитель 9 частоты осу ществляег деление частоты f0 в соответствии с функцией преобразования

Ntjo

Mm

(2)

где Nm - максимальный коэффициент ДРЛО ния; fi - выходная частота делителя 9

Вследствие этого п течении интррвала времени преобразования 1ц на ИИАПДР делителя 9 вырабатываются импульсы частоты ч , возрастающие г. увеличением порядково 10 номера I периодч tx и соотвегст- эии с рядом (1) (фиг 2 }

Импульсы часто)ы fi подсчитываются :чсгчиком 11 (фиг 2, д) работа которого разрешается в течение интервала времени Гц формирователем 4 По окончанию интервал пременч Тп фор иропателем 5 выраба тыпается импульс, переписывающий код с выходов счетчика 11 на выходы регистра 10 Данный код представляет собой результат преобразования N пропорциональный квадрату значения чагтоты fx Импульс формирователя 5, пройдя линию 7 задержки устанавливает о состояние счетчики G и 11 делше/н чагтоты 9 подготавливая laiiw, orip nrit vcipoiCTBo к новому ци / работы

Формула изобретения

Цифроппй преобразователь сигналов Частотных датчиког содержащий постоянное запоминающее устройство первый счетчик имп/льсов ныходы которого соединены с информационными входами регистра, вылоды которого являются выходами устройс.тв1 а гакж г-торои счетчик импуль- гов, о т л и ч а ю а. 1 и с я тем. ч го с целью гювышеии точное i i реобразования в него введены генератор опорной частоты. D- григгер первая и вторая линии задержки, формирователь ишервл/n времени преобразования формирователь импульсов уп- делитель частоты причем входом устройства является информационный в/од D-триггера в од синхронизации которого соединен с выходом генератора опорной частоты, первым входом формирователя интервала времени преобразования, входом синхронизуй управляемого делителя частоты, выход D-триггера соединен с входом первой линии задержки и вторым входом формирователя интервала времени преобразования сыход которого соединен с входом формирователя импульсов, входами разрешения счета первого и второго счетчиков импульсов счетный вход второго счетчика импульсов соединен с выходом первой линии задержки, а его выходы соединены с адресными входами постоянного запоминающего устройства, выходы которого соединены с управляющим входом управляемого делителя частоты, выход которого соединен со счетным входом первого счетчика импульсов, вход установки нуля которого соединен с входом установки нуля второго счетчика импульсов, входом установки нуля управляемого делителя частоты и выходом второй линии задержки, вход которой соединен с входом синхрони

зации регистра и выходом импульсов

() Г|,г IPIV , I I I