Устройство корректировки фазы для схем синхронизации Советский патент 1991 года по МПК H03K5/156 H03K5/19 

8х од установки исходного Ф

состояния j и , Вход кореец-is /

по

тирующей п ос лед оба- тельности 1/

2

/г . ъЪ

№, Lfff

%°

RE

4

-Eh

W

Ё

Изобретение относится к импульсной технике и технике связи и может быть использовано для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времяэадающими импульсами. Цель изобретения - повышение точности и увеличение быстродействия - достигается введением тактового генератора 5. Устройство также содержит триггеры 1, 10 и 11, суммирующий 2 и вычитающий 3 счетчики, элементы ИЛИ 4 и 12, элементы И 6-8 и инвертор 9. 2 ил.

и

вход коррекщ- руемой р

последовательности

0

Ч)

ю

00

VJ

12

Выход

Фиг 1

Изобретение относится к импульсной технике и технике связи и может быть использовано для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времязадающими импульсами. Цель изобретения - повышение точности и увеличение быстродействия.

На фиг.1 приведена блок-схема устройства корректировки фазы для схем синхронизации; на фиг.2 - временная диаграмма его работы.

Устройство корректировки фазы содержит первый триггер 1, суммирующий 2 и вычитающий 3 счетчики, второй элемент ИЛИ 4, тактовый генератор 5, второй б, третий 7 и первый 8 элементы И, инвертор 9, второй 10 и третий 11 триггеры и первый элемент ИЛИ 12. Вход корректирующей последовательности устройства соединен с R- входом первого триггера 1, выход которого соединен с синхровходом суммирующего счетчика 2. Выходы суммирующего счетчика 2 соединены с соответствующими информационными входами вычитающего счетчика 3, выходы которого соединены с соответствующими входами второго элемента ИЛИ А. Выход второго элемента ИЛИ 4 соединен с первым входом первого элемента И 8, выход которого соединен с входом инвертора 9 и первым входом первого элемента ИЛИ 12 Выход интертора 9 соединен с синхровходом вычитающего счетчика 3. Вход установки исходного состояния устройства соединен с R-входами суммирующего счетчика 2 и вычитающего счетчика 3. Выход второго элемента И 6 соединен с входом параллельной записи суммирующего счетчика 2. Выход третьего элемента И 7 соединен с входом параллельной записи вычитающего счетчика 3. Первый тактовый выход тактового генератора 5 соединен с первым входом второго элемента И 6 и вторым входом первого элемента И 8. Второй тактовый выход тактового генератора 5 соединен с R-входом третьего триггера 11. Третий тактовый выход тактового генератора 5 соединен с синхровходом первого триггера 1, первым входом третьего элемента И 7 и синхровходом второго триггера 10. Вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ 12 и R-входом второго триггера 10. Выход второго триггера 10 соединен с синхровходом третьего триггера 11. Выход третьего триггера 11 соединен с вторым входом второго элемента И 6 и вторым

входом третьего элемента И 7. Информационные входы суммирующего счетчика 2 соединены с шиной нулевого потенциала схемы устройства. Информационные входы

первого 1, второго 10 и третьего 11 триггеров соединены с шиной единичного потен- циала схемы устройства. Выход первого элемента ИЛИ 12 соединен с выходом устройства.

0 Первый 1, второй 10 и третий 11 триггеры являются D-триггерами (D - информационный вход; С - синхровход). В качестве D-триггера можно использовать микросхему 564ТМ2. Суммирующий 2 и вычитающий

5 3 счетчики являются счетчиками с параллельной записью информации, которая осуществляется с информационных (D) входов при подаче на вход параллельной записи (RE) высокого уровня. Счет (сложение/вычи0 тание) осуществляется по переднему фронту сигнала на синхровходе (С) счетчике.

R-вход служит для обнуления счетчика и имеет наибольший приоритет (в качестве счетчиков можно использовать микросхему

5 564ИЕ11).

Емкость суммирующего 2 и вычитающего 3 счетчиков должна быть не менее, чем 1 + N, где N - отношение максимальной частоты следования импульсов на вход коррек0 тирующей последовательности к частоте следования импульсов на вход корректируемой последовательности устройства.

Тактовый генератор 5 должен формировать три тактовых последовательности, по5 ступающих в устройство с первого - третьего тактовых выходов тактового генератора 5 соответственно. Между разноименными тактами должны быть интервалы. Частота следования тактов должна быть.

0 больше, чем N + 1 /Т для того, чтобы устройство успевало сформировать все корректирующие импульсы между двумя соседними импульсами корректируемой последовательности, где N - отношение максималь5 ной частоты следования импульсов на вход корректирующей последовательности к частоте следования импульсов на вход корректируемой последовательности устройства; Т - временной интервал между импульсами

0 корректируемой последовательности. В качестве схем, реализующих функции И, ИЛИ, НЕ (инверсию), можно использовать микросхемы любых серий (например, 564).

Устройство корректировки фазы для

5 схем синхронизации работает следующим образом.

При подаче импульса на вход установки исходного состояния устройства (фиг.2, а) последний обнуляет счетчики 2 и 3, если они находились не в нулевом состоянии (фиг.2,

з,и,к,л). Ближайший импульс (фиг.2, г) с третьего тактового выхода тактового генератора (ТГ) 5, поступая на синхровходы первого и второго триггеров 1 и 10, устанавливает их в единичное состояние (фиг.2, м,н), а ближайший импульс (фиг.2, з) с второго тактового выхода ТГ 5, поступая на R-вход третьего триггера 11, устанавливает его в нулевое состояние (фиг.2, о). Устройство находится в исходном состоянии.

Импульс, пришедший на вход корректируемой последовательности (фиг.2, с), поступает через первый элемент ИЛИ 12 на выход устройства (фиг.2, т) и одновременно обнуляет второй триггер 10 (фиг.2, н). Очередной импульс с третьего тактового выхода ТГ 5 (фиг.2, г), пришедший на синхровход второго триггера 10, переводит его м третий триггер 11 в единичное состояние (фмг,2, н, о). Высокий уровень с третьего триггера 11, поступая на вторые входы третьего и второго элементов И 7 и 6, разрешает им пропустить на входы параллельной записи вычитающего 3 и суммирующего 2 счетчиков импульсы (фиг.2, ж,д), привязанные соответственно к тактам с третьего (фиг.2. г) и первого (фиг,2, б) тактовых выходов ТГ 5. Очередной импульс с второго тактового выхода ТГ 5 (фиг.2, в) обнуляет третий триггер 11 (фиг.2,о), и т.д.

В случае прихода корректирующего (добавляемого) импульса на вход корректирующей последовательности устройства (фиг.2, р), он поступает на R-вход первого триггера 1 и обнуляет его (фиг.2, м). Очередной импульс с третьего тактового выхода ТГ 5 (фиг.2, г) устанавливает первый триггер 1 в единичное состояние (фиг.2, м), в результате чего в суммирующий счетчик 2 записывается единица (фиг.2, з). В случае прихода еще одного импульса на вход корректирующей последовательности устройства (фиг.2. р)он также подсчитывается суммирующим счетчиком 2 (фиг.2, з, и). Очередной импульс, пришедший на вход корректируемой последовательности устройства (фиг.2, с), сразу же попадает на выход устройства (фиг.2, т) и обнуляет второй триггер 10 (фиг.2. н). Ближайший такт с третьего тактового выхода ТГ 5 (фиг.2, г) переводит второй триггер 10 в единичное состояние (фиг.2, н), в результате чего в единичное состояние переходит и третий триггер 11 (фиг.2, о). Высокий уровень с триггера 11 разрешает третьему элементу И 7 пропустить остаток импульса с третьего тактового выхода ТГ 5 (фиг.2, г) на вход параллельной записи вычитающего счетчика 3 (фиг.2, ж), в результате чего в него переписывается информация из суммирующего счетчика (фиг.2, к, л). Ненулевая инфор ац /.я (высокий уровень с любого из выходов) вычитающего счетчика 3 через второй элемент ИЛИ 4 поступает на первый вход первого элемента И 8 и разрешает его про- 5 пускать импульсы с первого тзктового выхода ТГ 5 (фиг.2, б). Высокий уровень с третьего триггера 11 (фиг.2 о), поступивший также на второй вход второго элемента И б, ррзрешаег ему пропустить импульс с перво- 10 го тактового выхода ТГ 5 (фиг.2, 6) на вход параллельной записи суммирующего счетчика 2 (фиг,2, д), в результате чего последний обнуляется (фиг.2, з, и). Очередной такт с второго тактового выхода ТГ 5 (фиг.2 в), по- 5 ступивший на R-вход третьего триггера 11, обнуляет его (фиг.2, о), в результате чего на второй и третий элементы И 6 и 7 поступает запрет. Импульсы с первого тактового выхода ТГ 5 (фиг.2, б) через открытый первый 0 эпемент И 8 (фиг.2, п) поступают на первый вход первого элемента ИЛИ 12 и далее на выход устройства (фиг.2, т). Одновременно импульс с выхода первого элемента И 8 через инвертор 9 поступает на синхровход 5 вычитающего счетчика 3 (фиг.2, е) и своим задним фронтом уменьшает его состояние на единицу (фиг.2, к. л). Импульсы через первый элемент И 8 проходят до тех пор, пока вычитающий счетчик 3 не обнулится, в 0 результате чего низкий уровень с второго элемента ИЛИ А поступает на первый вход первого элемента VI 8 и запрещает ему пропускать импульсы на первый вход первого элзмектг ИЛИ 12. Корректирующие импуль- 5 сы вставлены в корректируемую последовательность.

Длительность корректирующих импульсов, формируемых устройством, равна длительности тактов первого тактового выхода 0 тактового генератора. Поэтому изменяя параметры работы тактового генератора в допустимых для работы устройства пределах, можно выбрать необходимые параметры корректирующих импульсов без использо- 5 вания формирователя. При необходимости получения скважности формируемых устрой- ством импульсов менее трех путем увеличения длительности тактов первой тактовой последовательности и уменьшения длитель- 0 ности тактов второй тактовой последовательности тактового генератора 5 и интервалов между импульсами второй и третьей тактовых последовательностей, желательно чтобы наименьшая частота такто- 5 вого генератора 5 была не меньше, чем частоты, определяемая из выражения N +. 1,5/Т для того, чтобы получить достаточный промежуток между последним корректирующим импульсом, сформированным устрой-, ством, и очередным импульсом,

поступившим на вход корректируемой последовательности устройства. Описание работы устройства приведено для положительной логики (наличию сигнала соответствует высокий уровень).

Формула изобретения Устройство корректировки фазы для схем синхронизации, содержащее первый и второй элементы И, первый элемент ИЛИ, вход корректирующей последовательности, вход корректируемой последовательности, первый - третий триггеры, выход первого элемента И соединен с первым входом первого элемента ИЛИ, а выход первого элемента ИЛИ соединен с выходом устройства, отличающееся тем, что, с целью повышения точности и увеличения быстродействия, в устройство введены тактовый генератор, при этом первый тактовый выход тактового генератора соединен с вторым входом первого элемента И, суммирующий и вычитающий счетчики, третий элемент И, втррой элемент ИЛИ и инвертор, при этом вход корректирующей последовательности устройства соединен с R-входом первого триггера, выход которого соединен с синх- ровходом суммирующего счетчика, а выходы последнего - с соответствующими информационными входами вычитающего счетчика, выходы вычитающего счетчика соединены через второй элемент ИЛИ с первым входом первого элемента И, выход которого через инвертор соединен с синхровходом вычитающего счетчика, Rвходы суммирующего и вычитающего счетчиков соединены с входом установки исходного состояния устройства, вход параллельной записи суммирующего счетчика соединен с выходом второго элемента И, а

вход параллельной записи вычитающего счетчика - с выходом третьего элемента И, первый тактовый выход тактового генератора соединен с первым входом второго элемента И, его второй тактовый выход - с

R-входом третьего триггера, а третий тактовый выход тактового генератора - с синх- ровходами первого и второго триггеров и первым входом третьего элемента И, причем вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ и R-входом второго триггера, выход которого соединен с синхровходом третьего триггера, а выход третьего триггера соединен с вторыми входами

второго и третьего элементов И, информационные входы суммирующего счетчика соединены с шиной нулевого потенциала, информационные входы первого, второго и третьего соединены с шиной единичного потенциала.

u (U)Јto:5Mr« ЭС se « С о- о