Трансверсальный фильтр Советский патент 1991 года по МПК H03H15/00 

Изобретение относится к телевидению и может быть использовано в телевизионных приемниках в составе СБИС аналоговой обработки сигналов с цифровой шиной упррчпсн / n n Ci ю М для корректора повтор .ГЗ

be/11, изобаз гения - повышение вре- мекноС разрешающей способности,

На фш. иг предстйвлень1 ст руктурные злечгрг ссчпо схемы трансверсального фильтра; на fMir 3 п 4 -- структурные электрические Lxei/ш синхронизируемого npeob- ртзоиагел .сода во временной интервал; на иг. 5 - о,1-.г- ргЫМс1 прохождения информации,

Трансв м -йгьчый фи«ьтр (фчг. 1)содер- j-лгг (енепагс f , бгок 2 регистров, ило к 3 ЦАП л у, ,п,чителей 4, N линий 5 си, i i форнч и- зтелей 6, сумматор 7, фор. ПроваI пь 8 о ; 1 Очнсго импульса, с ихро-илзи руг мий преобразователь 9 кода PG вгиэмеь нлй интервал, блок 10 элементов /

Тран зерссльный Лильтр (фиг. 2) содер- , ггцератор 1 тактов, блок 2 регистров, чох 3 ЦЛП, N умножителей 4, N первых -. -) чпдерхкп, первых формирователей S, сумматор /, формирователь бодиноч- нсго имг ульга, синхронизируемый рреобоазоь гз ь 9 . им во временной ин- тсрьап, блок 1C jfl ioeHTOB И, N вторых ли- «-,ы | 11 ) i4 вторы.формирователей 12, Iх i itoMMVifiopdJ i.

Спнхро,,й преобразователь 9 ге, во Броме ой , нтервал (фиг. 3) содер- iuu счетчик i ЗУ 15, N регистров 16, N компорагори 5 /, N триггеров 18,

Синхоон ыр зпьй преобразователь 9 кода во времечнои интервал (фиг. 4) содержит N счегчь/оз 19, N ре истров 20, N мультиплексоров 2 i N блоков 22 памяти

7рансг -.ргзльмый фильтр (фиг 1 и 3) а- 6orsei следу с цмм оЬразом

Входной сигнал поступает на первые Влоды N множ1 , ienei/i 4 на вторые входы 3TV5X умнохин пей поступают сигналы из б пча 3 ЦАП itCTopLio преобразуют цифро- вуо инфоомац.1ю Зсшпсанную в блоке 2 регистров. Kavviur// ПАЯ соответствует свой оеп/.стр Вчгдг1оГ| сигнал, умноженный на COOIBSTC GV, iou .i/ e -()ФИЦ11С1ПЫ поступает чз N 5 )здерхки Каждой линии задержки спответпз /ет формирователь 6, на ко-чэрий г ПИУСЦЧТ смгналы из синхрони- яируе ою чг 1обра°орателя 9 кода во временной л, блок 10 элементов

И.

Синхро . мир), г ый преобразователь 9

кода JD ррем-i но - управляет просжпонием ir14 (р м.зи /и ерез N линий 5

задержки. В связи с тем, что структура телевизионного сигнала позволяет без потери информации задержать телевизионный сигнал на 0-12 мкс, синхронизируемый преобразователь 9 кода во временной интервал устанавливает для каждой линии 5 задержки свое время задержки, обеспечивая дискретность задержки, соответствующую тактовой частоте, т.е. на выходе каждой ли0 нии 5 задержки можно получить сигнал с задержкой от 0 до 12 мкс с дискретностью, равной периоду тактовой частоты генератора 1 тактов.

По переднему фронту синхронизирую5 щего импульса формирователь 8 одиночного импульса формирует одиночный импульс, который сбрасывает N триггеров 18 и счетчик 14 в исходное состояние. Первым приходящим счетным импульсом счетчик 14

0 устанавливается в состояние, соответствующее информации в ПЗУ 15. В ПЗУ 15 хранится число, соответствующее максимально необходимому времени задержки, В N регистрах 16 хранится информация о времени

5 задержки каждой линии 5 задержки от момента прихода синхроимпульса, N компараторов 17 при совпадении информации выдают сигнал на N триггеров 18, который устанавливает их в положение, разрешаю0 щее прохождение тактирующих импульсов на блок 10 элементов И. До тою они блокировали их прохождение и информация в линиях 5 задержки не менялась Таким образом, каждая линия 5 задержки с момен5 та прихода синхроимпульса при необходимости может задержать сигнал до 12 мкс с дискретностью, равной периоду тактируо- щих импульсов. Запись информации в N регистров 16 можно осуществить из внешних

0 устройств

Трансверсальный фильтр (фиг 2 и 4) работает следующим образом

Входной сигнал поступает на первые входы N умножителей 4, на вторые входы

5 этих умножителей поступают сигналы из блока 3 ЦАП, которые преобразуют цифровую информацию, записанную в блоке 2 ре- гистоов Каждому ЦАП соответствует свой регистр. Входной сигнал, умноженный на

0 соответствующие коэффициенты поступает на N первых линий 5 задержки Каждой линии 5 задержки соответствует первый формирователь 6, на который приходят сигналы из синхронизируемого преобразователя 9

5 кода ао временной интервал через блок 10 элементов И.

Рассматривают прохождение информации через первую 5i и вторую 11i линии задержки, коммутатор 13,, первый 6i и второй 12i формирователи

Генератор 1 тактов вырабатывает тактирующие импульсы, необходимые для работы ПЗС 1 (первая линия 5i задержки) и ПЗС 2 (вторая линия 11i задержки), а также для работы синхронизируемого преобразователя 9 кода во временной интервал. Синхронизируемый преобразователь 9 кода во временной интервал управляет работой коммутатора 13 и через блок 10 элементов И работой ПЗС 1 и ПЗС 2 в соответствии с диаграммой прохождения информации (фиг, 5). Для наглядности поток информации разбит на временные интервалы (А, В, С, D...). Диаграмма соответствует началам временных интервалов, Физическая реализация ПЗС 2 на кристалле представляет собой линию задержки с одним входом и одним выходом и имеет определенную длину. В связи с тем, что необходимо получить различные времена задержки с ее помощью, то рассматривают общий случай работы устройства, то есть длина ПЗС 2 выбирается равной максимальной требуемой дополнительной задержке в устройстве, а требуемая дополнительная задержка в устройстве меньше фактической длины ПЗС 2. Рассматривают режим (фиг. 5а). Тактирующие импульсы проходят на ПЗС 1 (на ПЗС 2 они не проходят), коммутатор 13i передает на выход информацию А1, одновременно на вход ПЗС 1 записывается информация А2. -В ПЗС 2 хранится необходимая информация В1 и лишняя информация d . Затем (фиг. 56) тактирующие импульсы проходят только на ПЗС 2j(H3C 1 стоит), коммутатор 13i передает на выход информацию В1, причем в ПЗС 2 одновременно записывается информация В2, которая теряется в ПЗС 1. После считывания информации 81 тактирующие импульсы (фиг. 5в) подаются также на ПЗС 1, коммутатор 13т передает информацию С1 из ПЗС 1. Из ПЗС 2 выталкивается лишняя информация С1 , выставляется на нужное место необходимая информация В2 (фиг. 5г). При этом на входе ПЗС 2 записывается лишняя информация С21 (фиг. 5д). 8 дальнейшем считывание-запись происходит только из ПЗС 1 до тех пор, пока не появится необходимость передать на выход недостающую в ПЗС 1 информацию В2 (фиг. 5е). Далее все повторяется сначала.

Если необходимая дополнительная задержка равна длине ПЗС 2, то исключается режим выталкивания лишней информации из ПЗС 2.Если нет потребности в дополнительной регулировке, то на ПЗС 2 тактирующие импульсы не подаются, а коммутатор. 13i работает только от ПЗС 1.

Синхронизируемый преобразователь 9 кода во временной интервал управляет прохождением информации через N коммутаторов 13 и через блок 10 элементов И прохождением информации через N первые и N вторые линии 5 и 11 задержки в соотнетст- вии с вышеописанным алгоритмом.

Счетчик 19 работает в циклическом режиме, длительность цикла в котором равна суммарному времени задержки в ПЗС 1 и необходимому дополнительному времени

0 задержки в ПЗС 2. Выход счетчика 19 через мультиплексор 21 определяет адрес s бпоке 22 памяти. Выход блока 22 памяти управляет работой блока 10 элементов И, а также коммутаторов 13 в соответствии с вышеопи5 санным алгоритмом. Формирователь 8 одиночного импульса формирует одиночный импульс по переднему фронту синхроимпульса телевизионного сигнала, по которому происходит сбрасывание счетчика 19 в

0 нулевое состояние. Первый после этого тактовый импульс загружает счетчик 19 в состояние, определяемое информацией регистра 20. В регистре 20 и в блоке 22 памяти можно менять информацию (при необходимости).

5 Аналогично управляются и другие каналы задержки.

Формула изобретения 1. Трансверсальный фильтр, содержащий генератор тактов, блок регистров, вход

0 которого является вторым входом трансвер- сзльного фильтра, а выход соединен с входомблокацифроаналоговыхпреобразователей, N умножителей, входы которых являются первым входом трансвер5 сального фильтра, при этом выход первого умножителя соединен с первым входом первой линии задержки, второй вход и выход которой соединены соответственно с выходом первого формирователя и первым вхо0 дом сумматора, выход которого является выходом трансверсальн то фильтра, отличающийся тем, что, с целью повышения временной разрешающей способности, в него введены N-1 линий задержки, N-1 фор5 мирователей, формирователь одиночного импульса, блок элементов И и синхронизируемый преобразователь кода во временной интервал, первый вход которого соединен с первым выходом генератора тактов, вторые выходы которого соединены с

0 первыми входами блока элементов И, вторые входы которого соединены с соответствующими выходами синхронизирующего преобразователя кода во временной интервал, второй вход которого соединен с выходом формирователя одиночного импульса, а

5 третьи входы соединены с входом блока регистров, третьим входом трансверсального фильтра является вход формирователя одиночного импульса, при этом N выходов блока элементов И соединены соответственно с входами N формирователей, выходы N-1 формирователей соединены соответственно с вторыми входами N-1 линий задержки, выходы которых соединены с соответствующими аходамм сумматора, а первые входы соединимы соответственно с выходами N-1 умножителей, вторые входы N умножителей соединены с соответствующими выходами блока цмфроанаяогоиых преобразователей,

2 Фильтр по п. Ч, отличающийся гем, что синхронизируемый преобразовалось код во временной интервал содержит счетчмк, пзраый, второй, четвертый входы и первый выход которого соединены соответ- (зенно о программируемым запоминэю- щмг.э устройством, первым входом синхронизируемого преобразователя кода во временной интервал, вторым выходом счетчика и первыми входами N компараторов, вторые входы которых соединены соответственно с выходами N регистров, входы которых объединены и являются третьим входом синхронизируемого преобразователя кода во временной интервал, второй вход которого соединен с третьим входом счетчи- ха и S-входами N триггеров, R-входы которых соединены соответственно с выходами № компарягсфо, а исходы являются выходами синхроньчиьуимого преобразователя ,ода во временной чн -ервал.

3. оэмльлр но п. ,, отличающийся тем, что в него введены N вторых линий задержки, N вторых формирователей и между Ы первыми линиями задержки и сумматором N коммутаторов, вторые входы которых соединены с выходами соответствующих N вторых линий задержки, вторые входы которых соединены с выходами соответствующих N вторых формирователей, а первые входы - с первыми входами соответственно N первый линий задержки, при этом N первых выходов синхронизируемого преобразователя кода во временной интервал

соединены соответственно с третьими входами N коммутаторов, а N вторых выходов соединены с соответствующими N третьими входами блока элементов И, N вторых выходов которого соединены соответственно с

входами N вторых формирователей.

4. Фильтр по п. 3, отличающийся тем, что синхронизируемый преобразователь кода во временной интервал содержит N каналов, состоящих из блока памяти,

мультиплексора, регистра и счетчика, первый, второй, третий, четвертый входы и второй выход которого соединены соответственно с выходом регистра, вторым и первым входами синхронизируемого преобразователя кода во временной интервал, первым выходом счетчика и вторым входом мультиплексора, первый вход которого объединен с входом регистра, вторым входом блока памяти и является третьим входом

синхронизируемого преобразователя кода во временной интервал, а выход соединен с первым входом блока памяти, первый и второй выходы которого являются соответственно первым и вторым выходами

синхронизируемого преобразователя кода во временной интервал.

Фаг,1

s

с o

(О

C4j|

eg I

-- Л;

Изобретение относится к телевидению. Цель изобретения - повышение временной i разрешающей способности. Трансвер- сальный фильтр содержит генератор 1 такS/.1 8х2. 8/3 тов, блок 2 регистров, блок 3 цифроаналого- вых преобразователей N умножителей 4, первую линию 5 задержки, первый формирователь 6, сумматор 7. Цель достигается введением N-1 линий 5 задержки, N-1 формирователей 6, формирователя 8 одиночного импульса, блока 10 элементов 4 и синхронизируемого преобразователя 9 кода во временной интервал. Устройство по п. 2 отличается выполнением синхронизируемого преобразователя 9. Устройство по п. 3 отличается тем, что в него введены N вторых линий 11 задержки, N вторых формирователей 12, N коммутаторов 13. Устройство по п. 4 отличается выполнением синхронизируемого преобразователя 9 в устройстве по п. 3. 3 з.п. ф-лы, 5 ил. Ј О ю ю VI о

О/

Фиг 5