Устройство для приема дискретной информации Советский патент 1991 года по МПК H04L25/40 

Фиг. г

о ю

00

Nj

а

Изобретение относится к технике передачи дискретной информации и может использоваться в синхронной и асинхронных системах передачи информации.

Цель изобретения - повышение поме- хоустойчивости.

На фкг.1 изображена структурная схема передающей стороны, на фиг.2 - структурная электрическая схема пред- ложенного устройства, на фиг.З - схе- ма блока фазовой автоподсгройки час- тоты; на фиг.4 - схема блока аналого- цифрового преобразования; на фиг.З - схема генератора поля; на фиг„6 - схема блока быстрого преобразования Уолта; на фиг.7 - схема блока поиска синхронизма; на фиг.8 временные диаграммы, поясняющие работу,

Устройство содержит на передающей стороне блок 1 памяти, блок 2 записи, регистры 3 и 4 сдвига, сумматоры 5 и 6 по модулю два, сумматор 7. Уст- р ойство Для приема дискретной инфор- мации содержит усилитель-ограничитель 8, блок 9 автоматической регулировки усиления, блок 10 фазовой автоподстройки частоты, аналоге-циф- ровой преобразователь 11„ генератор 12 поля Галуа, блок 13 быстрого пре- образования Уолша, блок 14 поиска синхронизма. Блок 10 состоит из D-триггера 15, перемножителей 16, 17, блока 18 задержки, реверсивного счетчика 19, сумматора 20 по модулю два, элемента К 21, задающего генера- тора 22, управляющего элемента 23, делителя 24 и частоты. Блок 11 ана- логоцифрового преобразователя состои из аналого-цифрового преобразователя 25 и регистра 26 сдвига.

Генератор 12 поля Галуа состоит из триггера 27, сумматора 28 по модул два, регистра 29 сдвига Блок 13 состо из счетчика 30, блока 31 элементов ИЛИ, коммутатора 32, оперативных запоминающих устройств (ОЗУ) 33, 34 формирователя 35 управляющих сигналов, сумматора 36, коммутатора 37, решающего блока 38. Блок 14 состоит из блока 39 сравнения, делителя- 40 частоты, счетчиков 41-43, RS-тригге- ра 44, ключа 45. ,.

Устройство работает следующим об1 разом.

На передающей стороне сообщение (либо разряды сообщений) записываетс в блок 1 памяти. Затем через блок 2

0

5 Q Q

I

5

записи вводится в регистр 3 сдвига с логической обратной связью через сумматор блок 5, где преобразуется в информационную (групповую) последо- вательность сигналов. Информационная (групповая) последовательность (эпюра а, фиг.8) суммируется линейно (на сумматоре 7) с адресной (эпюра б, , фиг.8). Соответствие фаз адресной последовательности относительно информационной устанавливается путем занесения начального кода в регистр 4 сдвига с обратной связью через сум- матор ,6 в момент записи, слова (разрядов слов) в регистр 3 сдвига.

На приемной стороне суммарная последовательность (эпюра в, фиг,8) поступает на вход усилителя 8 ограничителя и на вход блока 9 автоматической регулировки усиления. Клиппиро- ванный входной сигнал (эпюра д, фиг.8) с выхода усилителя-ограничителя 8 подается на входы двух перемно- жителей 16, 17. На перемножитель 17 сигнал поступает, пройдя блок 18 (эпюра е, фиГо8), На перемножителях 16, 17 происходит перемножение клип- пированного входного сигнала с опорным. Последний формируется на X) -триггере 15 из клиппированного входного сигнала. Опорный сигнал (эпюра ж, фиг.8) имеет задержку Т/2 относительно клиппированного входного сигнала в установившемся режиме, где1 - длительность элемента входного сигнала.

Сигналы с выходов перемножителей

16и 17 управляют режимом реверсивное го счетчика 19, на счетный вход которого через элемент И 21 поступает последовательность импульсов с выхода задающего генератора 22. Разрешение на элемент И 21 подается с сумматора 20 по модулю два только в тот момент, когда на выходах перемножителей 16,

17присутствуют сигналы разных знаков. Эта операция тождественна операции вычитания и обеспечивает работоспособность реверсивного счетчика 19, который осуществляет интегрирование разности, обеспечивая таким образом формирование дискриминационной характеристики. .

В управляющем элементе 23 в зависимости от знака рассогласования осуществляется добавление импульсов в поступающую на вход последовательность с задающего генератора 22 или вычита-

ние. Тактовые импульсы формируются делителем 24.

Тактовые импульсы с выхода блока 10 управляют работой блока 11 гене- ратора 12 поля Галуа и блока 14 поиска. Обработка информационного (информационных) сигнала в предлагаемом устройстве связана с аналого-цифровым преобразованием суммарной последовательности. Входной сигнал (эпюра в, фиг.8) через блок 9 поступает на вх.од блока 11, где преобразуется в цифровой вид. Эта операция осуществляется синхг нно. Для этого коды с выходов знал го-цифрового преобразователя 25 с т; новыми импульсами блока 10 запи- сыв ются в регистр 26 сдвига и после- до- дтельно считываются. Образованная таким образом последовательность символов (эпюра г, фиг.8) обрабатывается блоком 13.

Процесс выделения сообщения (сообщений) в блоке 13 заключается в приведении М-последовательности к функции Уолша и затем применения преобразования Уолша. Операция обеспечивается перестановками символов К-последовательности в соответствии с адре-

5

0

5

ния сопровождается формированием управляющих сигналов в формирователе ЗЬ, Импульсы с выхода блока 14 устанавливают в исходное состояние внутренний синхронизируемый генератор, чем обеспечивается привязка выходной последовательности генератора с частотой . следования 8 fr (для ) к фазе синхронизирующих сигналов f. На выходе формирователя 35 управляющих сигналов под воздействием синхронизированных (по словам и тактам) сигналов с выхода формирователя 35 с помощью коммутатора 32 осуществляется подключение выхода блока 11 к информационному . входу ОЗУ и посимвольная запись 1-го слова в соответствии с адресами, задаваемыми синхронным генератором 12 поля Гаула. При поступлении i+1 слова запись осуществляется в ОЗУ 34. В то же время производится обработка 1-го слова, записанного в ОЗУ 33.Напри- мер, при длительности кодового слова 511 элементарных символов осуществляется девять итераций обработки. На первой итерации из ОЗУ 33 считывается символ, записанный в ячейку с адресом 000„ Адрес задается счетчиком 30. Это

Изобретение относится к технике передачи дискретной информации и мо- жет использоваться в синхронной и асинхронных системах передачи инфор- нации. Цель изобретения - повышение помехоустойчивости. Устройство для . приема дискретной информации содержит усилитель-ограничитель 8, блок 9 ав- тематической регулировки усиления, блок 10 фазовой автоподстройки частоты, аналого-цифровой преобразователь 11, генератор 12 поля Галуа, блок 13 быстрого преобразования Уолша, блок 14 поиска синхронизма. Цель достигается введением блоков 10 и 14. Тактовые импульсы с выхода блока 10 управляют работой преобразователя 11, генератора 12 и блока 14. Обработка информационного сигнала связана с аналого-цифровым преобразованием суммарной последовательности. Входной сигнал через блок 9 поступает на вход преобразователя 11, где преобразуется в цифровой вид. Эта операция осуществляется синхронно. Для этого коды с выходов аналого-цифрового преобразователя с тактовыми импульсами блока 10 записываются в регистр сдвига и последовательно считываются. Образованная таким образом последовательность символов обрабатывается блоком 13. 8 ил. с « (/

сами, задаваемыми генератором 12 поля -jo число хранится в коммутаторе 37. За

35

40

Гаула, и добавлением нулевой компо ненты с адресом 000.

Преобразование Уолша заключается в определении номера функции Уолша, соответствующей принятой М-последовательности, из упорядоченной матрицы Адамара. Номер функции однозначно определяет информационное содержание группового сигнала. При параллельной посимвольной передаче сообщений по нескольким каналам каждый разряд но- мера функции несет информацию об от- дельном сообщении. Если длительность М-последовательности (В) передаваемого сигнала равна 511, то возможна передача восьми сообщений Девятая комбинация используется для передачи адресного сигнала. В общем виде максимальное количество п одновременно передаваемых сообщений определяется - из следующих выражений

n logj,(B+1)-1 .

Если осуществляется передача одного сообщения скорость передачи увеличивается в п раз„

Последовательность 1-го слова группового сигнала поступает на вход ком мутатора 32 блока 13. Обработка слова по алгоритму быстрого преобразова-

45

50

тем считывается содержимое ячейки с адресом 25Ь. Этот адрес формируется следующим образом. Счетчик 30 формирует число 000, которое суммируется в блоке 31 с числом 256 (с выхода блока 35), представленном в двоичном коде. Содержимое этой ячейки памяти также хранится в коммутаторе 37. С помощью сумматора 36 производится операция суммирования чисел, хранящихся в коммутаторе 37 и по сигналам формирователя 35 сумма заносится в ячейку 000 ОЗУ 33. Затем над этими же числами производится операция выч тания и разность записывается в ячей ку 256 ОЗУ 33.

На следующем такте обработки на выходе счетчика 30 формируется адрес 001. Далее повторяются описанные one рации и т.д. При появлении числа 511 (в двоичном коде) на выходе блока 31 производится установка счетчика 30 в это состояние. Установка осуществляется по сигналу формирователя 35.

Алгоритм обработки на первой итерации записывается в следующем виде:

г« |дом)

2SS

us

успюнобио счятиоке Конец итерации

5

0

5

0

тем считывается содержимое ячейки с адресом 25Ь. Этот адрес формируется следующим образом. Счетчик 30 формирует число 000, которое суммируется в блоке 31 с числом 256 (с выхода блока 35), представленном в двоичном коде. Содержимое этой ячейки памяти также хранится в коммутаторе 37. С помощью сумматора 36 производится операция суммирования чисел, хранящихся в коммутаторе 37 и по сигналам формирователя 35 сумма заносится в ячейку 000 ОЗУ 33. Затем над этими же числами производится операция вычитания и разность записывается в ячей- ку 256 ОЗУ 33.

На следующем такте обработки на выходе счетчика 30 формируется адрес 001. Далее повторяются описанные one- рации и т.д. При появлении числа 511 (в двоичном коде) на выходе блока 31 производится установка счетчика 30 в это состояние. Установка осуществляется по сигналу формирователя 35.

Алгоритм обработки на первой итерации записывается в следующем виде:

2SS

us

успюнобио счятиоке Конец итерации

где Xj - результат обработки на пер-

вой итерации.

На второй итерации производятся аналогичные действия над символами X:, хранящимися в ОЗУ 33. При этом формирователь 35 задает режим управления второй итерации, т.е. к ядре1

ш

лП

Y1 127 255 Л255

где X. - результат обработки на вто-

рой итерации.

На k-й итерации алгоритм управле- ния определяется следующим образом: адреса счетчика суммируются в блоке 31 с числом АК 256/2К 1 установка

Одновременно с обработкой на девятой итерации решающий блок 38 декодирует информацию по методу максимального правдоподобия, т.е. находит максимальный коэффициент преобразования Ґиакси его адрес, определяющий принятый информационный символ, который поступает на информационную выходную шину блока 13.

По окончании обработки 1-го слова с помощью коммутатора 32 ОЗУ 33 под- ключается к выходу-блока 11 и производится запись i+2 слова, -a i+1 слово, записанное в ОЗУ 34, обрабатывается по указанному алгоритму.

Приведенные операции по обработке сигналов в блоке 13 быстрого преобразования Уолша соответствуют установившемуся режиму работы заявляемого устройства. Достижение этого режима, т.е. достижение синхронизма по такта и словам обеспечивается блоком 14 поиска синхронизма.

Коэффициент преобразования Y5J соответствующий принятой адресной комбинации, по выходной адресной шине блока 13 поступает на блок 14 поиска синхронизма по слову. Коэффициент в цифровом виде с выхода блока 13 быстрого преобразования поступает на блок 39 сравнения (например,

сам, формируемым счетчиком 30, при- бавляется число 128, а установка счетчика 30 производится в два раза чаще.

Процесс обработки на второй итера- ции записывается в виде:

Уст.счЗО Конец итерлцим

счетчика производится через

/2 тактов обработки.

На последней, девятой, итерации результаты БПУ (Y:) определяются следующим образом:

Устанобка счетчика 30

Коней, итерации Коней, обработки

0

5

0

.с

50

5

микросхема 155СП1), где сравнивается с с пороговым числом, равным половине максимального значения YSH« Отклики с выхода блока 39 сравнения воздейст вуют на счетчик 42 и при его переполнении сбрасывается счетчик 43, на который через делитель 40 частоты на 511 поступают импульсы с периодом, равным периоду адресной последова- тельности, и случайным временным положением. Наличие синхронизма определяется по состоянию RS-триггера 44. При несовпадении временного положения адресного сигнала и импульсов синхронизации по слову, подаваемых со счетчика 43 на генератор 12 поля Гау- ла и блок 13, отклики Ґ511 на выходе блока 13 либо отсутствуют, либо (при наличии прмех) имеют величину, меньшую порогового уровня, либо моменты их появления и амплитуда распределены по случайному закону. Количество импульсов (эпюра, 3, фиг.8), поступающих за фиксированный интервал времени на счетчик 42, намного меньше, чем на счетчик 43 (эпюра и, фиг.8), который, переполняясь (эпюры л, м, фиг.8), сбрасывает счетчик 42 (эпюра к, фиг.8) и устанавливает RS-триггер 44 в единичное состояние. Ключ 45 открывается и разрешает поступление

импульсов с выхода счетчика 43 на вход параллельной установки делителя 40, который устанавливается в состояние, соответствующее счетчику 41. выходы которого подключены к информа- ционным входам делителя 40. С прихо-1- дом каждого последующего импульса состояние выходов счетчика 41 меняет- ся на единицу и, таким образом, временное положение выходных импульсов делителя 40 и, соответственно, выходных импульсов счетчика 43, поступающих на генератор 12 поля Гаула и блок 13 быстрого преобразования, сдвигается на один такт.

При совпадении временного положения адресного сигнала и импульсов синхронизации генератора 12 и блока 20 13 количество импульсов, поступающих на счетчик 42, увеличивается (эпюра н, фиг.8) и, так как коэффициент пересчета счетчика 42 меньше, чем у счетчика 43, то счетчик 42 сбрасывает 25 (эпюры о, п, фиг.8) счетчик 43 и устанавливает RS-триггер 44 в нулевое состояние, ключ 45 закрывается и запрещает прохождение импульсов параллельной установки на делитель 40. цесс поиска завершается.

0

5

0 5 о

Формула изобретения

Устройство для приема дискретной информации, содержащее генератор поля Галуа, выход которого соединен с первым входом блока быстрого преобразования Уолма, первый выход которого является выходом устройства, усилитель-ограничитель, вход которого соединен с входом блока автоматической регулировки, усиления и является входом устройства, выход блока автоматической регулировки усиления соединен с первым входом блока аналого- цифрового преобразования, отличающееся тем, что, с целью повышения помехоустойчивости, введены блок фазовой автоподстройки частоты и блок поиска синхронизма, причем выход усилителя-ограничителя соединен с входом блока фазовой автоподстройки частоты, выход которого соединен с вторым входом блока аналого- цифрового преобразования и первыми входами генератора поля Галуа и блока поиска синхронизма, выход которого соединен с вторыми входами генератора поля Галуа и блока быстрого пр еобра- зования Уолша, третий вход и выход которого соединены соответственно с выходом аналого-цифрового преобразователя и вторым входом блока поиска синхронизма.

Выход

Фиг Л

щ

ж

От блоков

18

От блока 10

от блока II

от блока IZ

32

4Ш,6

Фиг.3

Фиг.Ч

Фиг.5

35

38

к блоку 14 Выходы

от блока 13

от блока Ю

оо 01 ja 70 ю 01 оо DO о; ю о oi 01 оо 01 ю 01 г

tf ж

н блэкам