Способ преобразования угла поворота вала в код и устройство для его осуществления Советский патент 1992 года по МПК H03M1/24 H03M1/28 

10

15

20

317И328

Изобретение относится к области автоматики и вычислительной технике и может быть использовано в устройствах программного управления станками, а также в системах управления телескопами.

Цель изобретения - повышение точности преобразования.

На фиг.1 представлена структурная схема устройства для преобразования угла поворота вала в код; на фиг.2 и 3 - диаграммы, поясняющие работу устройства.

Устройство для преобразования угла поворота вала в код содержит преобразователь 1 угла поворота вала в аналоговые сигналы, состоящий из блока 2 излучателей, измерительного 3 и индикаторного «дисков, фотопри- емни ков 5 и 6 и усилителей 7 и 8, блоки смещения сигнала, выполненные в виде суммирующих усилителей 9 и 10, регулируемый источник 11 постоянных напряжений, инверторы 12 и 13, ре- 25 гулируемые делители напряжения, компараторы 19-21, элементы 22 и 23 ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутаторы 2 и 25, аналого-цифровой преобразователь (АЦП) 26.

Способ преобразования угла поворота вала в код рассмотрен на примере устройства, которое работает следующим образом.

Световой поток от блока 2 излучателей через щелет измерительного 3 и индикаторного 4 дисков попадает на чувствительные площадки фотоприемников 5 и 6, на выходах которых формируются электрические сигналы, . пропорциональные падакуцему на них световому потоку. Сформированные усилителями 7 и 8 первый и второй аналоговые сигналы поступают на выходы преобразователя 1. При вращении ва ла преобразователя 1 излучение модулируется растровым сопряжением ще-. лей дисков 3 и 1 и на выходах преобразователя 1 образуются сигналы U, и Ug,..noi форме близкие к синусо30

35

40

45

ти шага измерения, фазовый сдвиг м ду сигналами близок к/и /2, где 2fr соответствует шагу измерения. Откл нение фазового сдвига между сигнал ми от номинального значения /2 об ловлено погрешностями, возникающим при нанесении штрихов на оригинал дикаторного диска k в процессе фот литографии и наличием остаточного эксцентриситета индикаторного циск Такие параметры растрового сопряжения, как соотношение площадей прозрачных и непрозрачных штрихов дисков 3 и Ц в пределах шага измер ния, а также характеристики диагра мы направленности излучателей блок 2, определяют несинусоидальность с налов U4 и U, что может выражаться в виде асимметрии их формы относительно среднего уровня UCpпо ного размаха сигналов (фиг.2Д).

Приведенные на фиг.2а,о сигналы формируются в случае, когда ширина проекций прозрачных штрихов индика торного диска 4 превышает ширину п зрачных штрихов измерительного дис 3 в плоскости последнего. При форм ровании прямоугольных сигналов по среднему уровню Ucp, обеспечивающе равенство амплитуд отрицательных и положительных полуволн сигналов, в никают угловые погрешности &б(, Аб (фиг.20), приводящие к погрешность не только в этих точках, но и во в диапазоне преобразования.

Сигналы U и поступают на сум рующие усилители 9 и 10, на вторые входы которых от регулируемого ист ника 11 постоянных напряжений пода ются сформированные в нем сигналы смещения (напряжения DQ и U0J. На пряжение U0 выбирается равным по величине значению сигнала U рые должно быть при углах О обратным по знаку. На выходе сумми рующего усилителя 9 формируется тр тий аналоговый сигнал Uj, который принимает нулевые значения в точках 0, и и 2ff, по форме совпадающий

кото и 1Г и

4

и,| Y ug, 1ил илплгчпс гч -nnjri,w-КЗХ U, И ZK, ПО фОрМв СОВПаДЭЮЩИ

идальным (фиг.2с,о), т.е. осуществля-50 с сигналом U, (фиг.2б). Постоянное

ется преобразование угла поворота вала в первый и второй аналоговые электрические сигналы.

Фазовый сдвиг между этими сигнанапряжение V0i выбирается равным по величине значению сигнала U при углах ft/2 и 3/21Г. В результате сложения сигнала U. с сигналом UQ

лами определяется взаимным расположе-5 из-за погрешностей реальный сигнал

нием растров индикаторного диска k. При смещении растров индикаторного диска на величину, кратную четверul (фиг.2&) будет иметь фазовый

сдвиг относительно сигнала равный /2.

J3

не

0

5

0

5

0

5

0

5

ти шага измерения, фазовый сдвиг между сигналами близок к/и /2, где 2fr соответствует шагу измерения. Отклонение фазового сдвига между сигналами от номинального значения /2 обусловлено погрешностями, возникающими при нанесении штрихов на оригинал индикаторного диска k в процессе фотолитографии и наличием остаточного эксцентриситета индикаторного циска 4, Такие параметры растрового сопряжения, как соотношение площадей прозрачных и непрозрачных штрихов дисков 3 и Ц в пределах шага измерения, а также характеристики диаграммы направленности излучателей блока 2, определяют несинусоидальность сигналов U4 и U, что может выражаться в виде асимметрии их формы относительно среднего уровня UCpполного размаха сигналов (фиг.2Д).

Приведенные на фиг.2а,о сигналы формируются в случае, когда ширина проекций прозрачных штрихов индикаторного диска 4 превышает ширину прозрачных штрихов измерительного диска 3 в плоскости последнего. При формировании прямоугольных сигналов по г среднему уровню Ucp, обеспечивающему равенство амплитуд отрицательных и положительных полуволн сигналов, возникают угловые погрешности &б(, Абд (фиг.20), приводящие к погрешностью не только в этих точках, но и во всем диапазоне преобразования.

Сигналы U и поступают на суммирующие усилители 9 и 10, на вторые входы которых от регулируемого источника 11 постоянных напряжений подаются сформированные в нем сигналы смещения (напряжения DQ и U0J. Напряжение U0 выбирается равным по величине значению сигнала U рые должно быть при углах О обратным по знаку. На выходе суммирующего усилителя 9 формируется третий аналоговый сигнал Uj, который принимает нулевые значения в точках 0, и и 2ff, по форме совпадающий

кото- и 1Г и

4

КЗХ U, И ZK, ПО фОрМв СОВПаДЭЮЩИ

0 с сигналом U, (фиг.2б). Постоянное

напряжение V0i выбирается равным по величине значению сигнала U при углах ft/2 и 3/21Г. В результате сложения сигнала U. с сигналом UQ

из-за погрешностей реальный сигнал

из-за погрешностей реальный сигн

ul (фиг.2&) будет иметь фазовый

сдвиг относительно сигнала равный /2.

J3

не

Сигнал и инвертируется инвертором 12 и поступает на вход регули- руемого делителя 14 напряжения, на «торой вход которого поступает пря-мой сигнал U с выхода суммирующего усилителя 9.

Часть прямого (Alb) или инвертированного (AUj) (фиг. 2k) сигнала

U:

(в зависимости от знака отклонения фазового сдвига) с выхода делителя 1 поступает на третий В ход суммирующег усилителя 10. Поскольку форма сигналов близка к синусоидальной, то на выходе усилителя 10 вырабатывается сигнал и (фиг.2). i

U4 и,

Диэ

Um.cos(0 + A0) -tт

COS0COS&0 + Ли sinQ Um2

- Um sinQsin Л0+ Д Uw sin0,

где дв - отклонение фазового сдвига между сигналами Uj и Ug от величины fr/2,.

Поскольку величина йб мала, то полагая cos&9 1, и,обозначив sinuQ k имеют

Ц

4

0 + kU sin0

+ AUf ainti). 30

Напряжение на выходе делителя 14 выбирается равным

А°3 A%sin0 - -kumasin6- При этом на выходе усилителя 10 формируется четвертый аналоговый сигнал U4 Um2cos Ф смещенный по фазе относительно сигнала U на величину и/2 и принимающий нулевые значения при углам и /2 и 3/2% (фиг.2 ).

В компараторах 19 и 20, работаю- - щих в режиме нуль-органа, из аналоговых сигналов U и и$ формируются соответственно двухуровневый сигнал первого разряда кода и первый двухуровневый логический сигнал, смещенный относительно двухуровневого сигнала первого разряда кода на четверть шага измерения (фиг.2,6). Фронты этих сигналов совпадают Соответственно со значениями углов 0, 2 tf и Ъ /2, 3/2ftV В результате сум- мирования по модулю два элементом ИСКЛЮЧАЮЩЕЕ на его выходе формируется двухуровневый сигнал второго разряда кода (фиг.2ж). Прямые и инвертированные инвертор рами 12 и 13 сигналы Оз и U+ через

0

.5

0

5

0

5

0

5

0

5

регулируемые делители 15-18 поступают на входы коммутатора 24, на один из входов которого поступает непосредственно сигнал U.. Коммутатор 24 управляется двухуровневыми сигналами первого и второго разрядов кода таким образом, что на одном из его вы- ходов при низком уровне двухуровне- .jt вого сигнала первого разряда кода выЧ; деляется прямой сигнал Uj, поступающий с выхода делителя 15, а при вы- ; соком уровне - инвертированный сигнал; Uj с выхода Делителя 16.

На другом выходе коммутатора 2k при разных уровнях двухуровневых сигналов первого и второго разрядов кода выделяется инвертированный сигнал 1Ь с выхода делителя 17, при низких уровнях сигналов первого и второго разрядов - прямой сигнал U4 с выхода усилителя 10, а при высоких уровнях - прямой сигнал U с выхода делителя 18. Пятый и шестой сигналы Uj- и U фиг.3а,°), сформированные на выходах (коммутатора 24, сравниваются компара- :тором 21, на выходе которого формируется второй двухуровневый логиче- ский сигнал, фронты которого соответствуют углам, при которых напряжения сигналов и Ug равны.

Регулируемым делителем 15 напряжения при угле Г/ч величина прямого сигнала У устанавливается равной величине прямого сигнала U, делителем 17 при угле 3/4 if величина инвертированного сигнала U устанавливается равной величине прямого сигнала U на выходе делителя 15, делителем 16 при угле 5/4« величина инвертированного сигнала U устанав вается равной величине прямого сигнала U4 на выходе делителя 16, делителем 18 при угле 7/4 и величина пря- мого сигнала U устанавливается равной величине инвертированного сигнала Uj на выходе делителя 16, Такой прий- цип формирования сигналов $ и позволяет устранить влияние аисммет- рии полуволн сигналов U и Ug. относительно оси абсцисс, а также возг можной асимметрии каждой из полуволн относительно оси ординат при наименьшем числе регулировок. Для реализации способа возможно увеличение числа регулируемых делителей напряжения до восьми и устанавливать величину сигналов при соответствующих углах до требуемой величины или величины одного

из сигналов в произвольной последова- тельности, обеспечив необходимый алгоритм управления коммутатором 2k двухуровневыми сигналами первого и второго разрядов выходного кода.

Таким образом, фронты второго двухуровневого логического сигнала на выходе компаратора 21 формируются при углах У/4, 3/47Г, Б/ йГи 7А1Г, т.е-. ю сформированный второй двухуровневый логический сигнал смещен относительно двухуровневого сигнала второго разряда кода на четверть шага (фиг.Зв). Эти сигналы суммируются по. 15 модую два элементом ИСКШЧЛЙПЕ Ё ИЛИ . 23, на выходе которого образуется двухуровневый сигнал третьего разряда выходного кода (фиг.32).

Сигналы U,- и Ug поступают на вхо- 20 ды коммутатора 25, который управляется вторым двухуровневым логическим сигналом, формируемым компаратором 21, таким образом, что на его выход поступает сигнал И5 при низком уров- не второго двухуровневого логического сигнала, а при высоком уровне - сигнал Ug.

С выхода коммутатора 25 аналоговый сигнал (фиг.Зф), по форме близ- 30 кий к треугольному, поступает на вход АЦП 26, где формируются двухуровневые сигналы остальных (младших) разрядов кода.

При линейно возрастающей ветви 35 аналогового сигнала, поступающего на входы, АЦП 26, на его выходе вырабатывается прямой код, а при линей- но падающей ветви - код на выходе АЦП 26 инвертируется двухуровневым сигна- 40 лом третьего разряда кода.

Младшие разряды кода могут быть сформированы АЦП 26 также как отношение аналогового сигнала на выходе коммутатора 25 и другого аналогового 45 сигнала, полученного преобразованием сигналов при помощи аналогичг ного коммутатора, управляемого таким образом, что при низком уровне сигнала на выходе компаратора 21 выдепя- .50 ется сигнал Ug, а при высоком - Ug . В обоих случаях остаточная погрешность преобразования в пределах октантов фазового сдвига может быть устранена при помощи постоянного запоми- 55 нающего устройства.

Таким образом, предлагаемый способ преобразования угла в код помимо погрешности преобразования, обусловленной отклонением сдвига фаз аналоговых сигналов на выходе преобразователя 1 от номинального, позволяет устранить погрешности, вызванные разного вида асимметрией сигналов и возникающие из-за различных технологических погрешностей изготовления, влияние которых увеличивается с повышением разрешающей способности преобразователей, и тем самым повысить их точность.

Формула изобретения

1. Способ преобразования угла поворота вала в код, основанный на преобразовании угла поворота в первый и второй сдвинутые по фазе.друг относительно друга аналоговые сигналы, период которых равен лцагу квантования угла поворота вала, формировании Первого и второго постоянных сигналов смещения, формировании третьего и четвертого аналоговых сигналов, одновременном инвертировании третьего аналогового сигнала и формировании двухуровневого сигнала первого разряда кода путем сравнения величины третьего аналогового сигнала с нулевым уровнем, формировании первого двухуровневого логического сигнала, формировании двухуровневого сигнала второго разряда кода путем суммирования по модулю два двухуровневого сигнала первого разряда кода, с первым двухуровневым логическим сигналом, формировании двухуровневого сигнала третьего разряда кода и формировании двухуровневых сигналов остальных разрядов кода, отличающийся тем, что, с целью повышения точности преобразования, в нем первый постоянный сигнал смещения формируют равным по величине значению первого аналогового сигнала при фазовых сдвигах 0 и Ц и обратным по знаку, второй постоянный сигнал смещения формируют равным по величине значению второго аналогового сигнала при фазовых сдвигах IT/2 и 3/2 7Г и обратным по знаку, третий аналоговый сигнал формируют равным сумме первого аналогового сигнала и первого постоянного сигнала смещения, . четвертый аналоговый сигнал формируют равным сумме второго аналогового сигнала, второго постоянного

сигнала смещения и части прямого или инвертированного третьего ана-г , логового сигнала, первый двухуровневый логический сигнал формируют сравнением значения четвертого аналогового сигнала с нулевым уровнем, одновременно инвертируют четвертый аналоговый сигнал,формируют -. пятый аналоговый сигнал равным ча- сти третьего аналогового сигнала при няЗком уровне двухуровневого сигнала первого разряда кода и равным части инвертированного третьего а на- Ыового сигнала при высоком уровне дсухуровневого сигнала первого разряда кода, формируют шестой аналоговый сигнал равным четвертому аналоговому сигналу при низких уровнях двухуровневых сигналов первого и вто- рого разрядов кода, части четвертого аналогового сигнала при высоких уровнях двухуровневых сигналов первого и второго разрядов кода и части инвертированного четвертого аналоге- вого сигнала при неодинаковых уровнях двухуровневых сигналов первого и второго разрядов кода, сравнивают пятый и шестой аналоговые сигналы, по результатам сравнения формируют второй двухуровневый логический сигна двухуровневый сигнал третьего разряда кода формируют суммированием по модулю два двухуровневого сигнала второго разряда кода с вторым двухуровневым логическим сигналом,.формирование двухуровневых сигналов остальных разрядов кода осуществляют путем аналого-цифрового преобразования пятого и шестого аналоговых сигналов, причем при высоком уровне двухуровневого сигнала, третьего разряда кода результат аналого-цифрового преобразования инвертируют.

2. Устройство для преобразования угла поворота вала в код, содержащее преобразователь угла поворота валя в аналоговые сигйалы, первый и второй выходы которого соединены с первыми входами соответственно первого и вто- рого блоков смещения сигнала, регулируемый источник постоянных напряжений, выход первого блока смещения сигнала соединен с входом первого инвертора и первым входом первого компаратора, второй вход которого подключен к шине нулевого потенциала, а выход является выходом первого разряда кода преобразователя и соединен

, f5 20 25 зд , .4§,

5

с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым управляющим входом первого коммутатора, выход второго блока смещения сигнала соединен с первым входом второго компаратора, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого являет- - ся выходом второго разряда кода преобразователя, аналого-цифровой преобразователь, выходы которого являются выходами остальных, начиная с четвертого, разрядов кода преобразователя, второй коммутатор, о т - л и ч а ю щ е, е с я тем, что, с целью повышения точности преобразования, в него введены второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, третий компаратор, пять регулируемых делителей напряжения и второй инвертор, а блоки смещения сигнала выполнены в виде суммирующих усилителей, вторые входы которых подключены к соответствующим выходам регулируемого источника постоянных напряжений, выход первого суммирующего усилителя соединен с первым входом первого регулируемого делителя напряжения и через второй регулируемый делитель напряжения подключен.к первому информационному входу первого коммутатора, выход первого инвертора соединен с вторым входом первого регулируемого делителя напряжения и через третий регулируемый делитель напряжения подключен .к второму информационному входу пер- : вого коммутатора, второй вход второго компаратора соединен с шиной нулевого потенциала, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым уп- равляющим входом первого коммутатора и с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом третьего разряда кода преобразователя и соединен с управляющим входом аналого-цифрового преобразователя, выход второго суммирующего усилителя соединен с третьим информационным входом первого коммутатора, через последовательно соеди- ненные второй инвертор и четвертый регулируемый делитель напряжения подключен к четвертому, а через пятйй : регулируемый делитель напряжения - к пятому информационным « входам первого коммутатора, выходы которого соединены с информационными входами второго коммутатора и с входами тре-.

тьего компаратора, выход которого соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с управляющим входом второго коммутатора, вы- 5

ход которого соединён с информационным входом аналого-цифрового преобразователя.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах программного управления станками, а также в системах управления телескопами. Целькг изобретения является повышения точности преобразования угла поворота вала в код за счет формирования цифровых сигналов из аналоговых при положениях вала, соответствующих углам с периодом внутри шага измерения 27, исключая при этом влияние формы аналоговых сигналов и личины между ними. Для этой первый аналоговый сигнал смещается в первом суммирующем усилителе до совпадения ; с нулевым уровнем его значений, соответствующих углам 0, в , 27. Второй аналоговый сигнал смещается во втором суммирующем усилителе и склады- вается с частью первого аналогового сигнала до совпадения с нулевым уровнем значений суммарного сигнала, соответствующих углам 1Г/2 и 3/2. Таким образом, третий и четвертый аналоговые сигналы преобразуются двумя компараторами, первым элемен- .. том ИСКЛЮЧАЮЩЕЕ ИЛИ в двухуровневые сигналы первого и второго разрядов кода, управляющие первым коммутатором, на выходах которого формируются пятый и шестой аналоговые сигналы, величины которых устанавливаются при помощи четырех управляемых делителей напряжения равными при углах If/, З/, SAff и 7/ЬЪ, Второй компара- u тор Формирует второй о. вуху ровне вый логический сигнал по результатам срав-| нения пятого и шестого аналоговых сигналов, складываясь по модулю два с сигналом второго разряда кода, об4- разует двухуровневый сигнал третьего разряда, а также управляет вторым коммутатором. Остальные разряды выходного кода формируются в пределах октантов аналого-цифровым преобразователем из пятого или шестого анало- ;грвых сигналов, складываясь по моду -лю два с сигналом второго разряда , кода, образует двухуровневый сигнал третьего разряда, а также управляет вто- рым коммутатором. Остальные разряды выходного кода формируются .в пределах октантов аналого-цифровым преобразо- .вателем из пятого или шестого аналогового сигнала, поступающего с выхода второго коммутатора, 2 с.п.ф-лы. 3 илсо ГчЗ 00

--I М М IЯ/г.Э