Демодулятор трехпозиционных фазоманипулированных сигналов Советский патент 1992 года по МПК H04L27/233 

бинации и отсутствие необходимости скрепблирования цифрового потока, что позволяет избежать размножения ошибок в дифференциальном декодере и дескремблере. Цель изобретения - повышение помехоустойчивости демодулятора трехпозиционных фазоманипулированных сигналов. На фиг. 1 приведена функциональная схема предлагаемого-демодулятора; на фиг. 2 - функциональная схема утроителя фазы; на фиг. 3 - функциональная схема решающего блока; на фиг. 4 - векторная диаграмма, поясняющая принцип работы решающего блока. Демодулятор трехпозиционных фазоманипулированных сигналов содержит решающий блок 1. бяок 2 восстановления посылок, коммутатор 3, обнаружитель 4 сигнала, декодер 5, регистратор 6 ошибок, перемножителя 7 и 8. фазовращатель 9, фильтры нижних частот 10 и 11, управляемый генератор 12, фильтр 13 петли фазовой автоподстройки частоты (ФАПЧ) утроитель 14фазы, аттенюаторы 15 и 16, инверторы 17 и 18. сумматоры 19 и 20. Утроитель фазы содержит сумматор 21. вычитатели 22 и 23. перемножители 24 и 25 и усилитель 26. Решающий блок содержит компараторы 2729. элементы И 30-32. D-триггеры 33-35. Усилитель 26, входящий в утроитель фазы (фиг. 2), имеет коэффициент усиления по напряжению, равный двум. Аттенюатор 15имеет коэффициент передачи, равный -у-,а аттенюатор 16-. Демодулятор работает следующим образом. Входной трехпозиционный ФМ-сигнал с единичной амплитудой гиожно представить в виде: о ттК Sbx Sln(CObt+- 4), где ftJb несущая частота сигнала; К - целое число, выбираемое из множества (1, 2. 3} в соответствии с передаваемыми информационными символами. В перемножителе 7 производится умножение входного сигнала на синфазное опорное колебание вида Soni 2 sin (Wot -(р). а в перемножителе 8 - на квадратурное опорное колебание вида 5оп2 2 cos (ftfe t -(р). где нал ных 5 и 1 вет 15 (фи рои 25 26 п ,нал ° мет Syn ите р- фазовое рассогласование между сигом и опорным колебанием. После подавления побочных спектральсоставляющих на выходах фильтров 10 нижних частот имеем соответственно (, So-SlnC Сигналы Si и SQ поступают на сооттвующие входы утроителя 14 фазы г. 2). В соответствии с алгоритмом работы уттеля 14 фазы на выходе перемножителя меем сигнал вида S2 fSi + SQXS|-SQ) 2яК + ( + ()x cos(+(p)- sin ()1 соз(). После усиления в два раза в усилителе олученный сигнал перемножителя с сигом SQ. S3 2S2-SQ 2cos (- (). Далее, на выходе вычитателя 23 получаSynp SQ-2S2-SQ sin() - 2cos (- + 2 v) sin (- 4-у5). После выполнения простых тригонорических преобразований получим: sin 3. Таким образом, сигнал на выходе утроя 14 фазы не составляющей, свя517131занной с манипуляцией фазы. Сигнал Synp через фильтр петли ФАПЧ 13 поступает на вход управляемого генератора 12, где компенсируетфазовое рассогласование между . сигналом и опорным колебанием, т.е. обес- 5 печивает . Сигналы на выходах аттенюаторов 15 и 16, с учетом , имеют вид с . 2 jrK 10 3 с 1 2 лК. oQ sin 3 После прохождения сигнала Si через аттенюатор 15, с коэффициентом передачи VT е «с -2-. сигнала SQ через аттенюатор 16, с 1 -20 коэффициентом передачи , и соответствующих преобразований сигналов в инверторах 17 и 18 фазы и сумматорах 19 и 20, получим на выходах сумматоров 19 и 20, соответственно:25 е с 1 с 2 . 1 . 2яК °° 2 3 30 с с VT2яК 1 2 2 ° 3 2 3 Воспользовавшись тригонометрическими формулами приведения, получаем: 2яК пл( 54 sin( 2 гЧ-240, 2 л: К . . ) Сигналы S4, Ss. SQ, поступающие на входы решающего блока 1 и схемы 2 восстановления посылок, имеют фазовые сдвиги соответственно 240°, 120° и 0°.50 Работу решающего блока 1 рассмотрим по векторной диаграмме (фиг. 4). Сплошными линиями показаны зоны оптимального принятия решения о п ередаваемом троичном символе. Сигнал .So поступает на вход 55 компаратора с нулевым порогом 29, на прямом выходе которого формируется логиче2яКская единица, при stn О эта зона выделена на фиг. 4 вертикальной штрихов1540 156 кой. Сигнал S4 поступает на вход компаратора 27 с нулевым порогом, на инверсном выходе которого формируется логическая .2яК oj она ч , к 3 выделена на фиг. 4 горизонтальной штриховкой. Элемент И 32 формирует на своем выходе сигнал логической единицы при наличии на его входах сигналов логической единицы с прямого выхода компаратора 29 и инверсного выхода компаратора 27. Это соответствует зоне на фиг. 4, в пределах которой пересекаются горизонтальная и вертикальная штрихрвки.. Из диаграммы (фиг. 4) видно, что появление сигнала логической единицы на выходе злемента И 32 возможно только в случае, если ,„ расположен в зоне оптимального принятия решения о передаче символа с 120 Аналогичным образом на выходахэлементов И 30 и 31 формируется сигнал логической единицы в случае, если принятый сигнал расположен в зоне оптимального принятия решения о передаче символов с фазами О и 240° соответственно. Сигналы свыходовзлементовИЗО, 31 и 32 поступают на входы D-триггеров 33, 34 и 35 соответственно, где в отсчетные моменты времени, определяемые сигналом на тактовых входах D-триггеров 33, 34 и 35 происходит принятие решения о передаваемом троичном символе. Сигнал тактовой частоты формируется схемой восстановления посылок и затем используется для синхронизации обнаружителя 4 сигналов и детектора 5. Устранение фазовой неоднозначности производится в обнаружителе 4 сигнала и коммутаторе 3. Обнаружитель 4 сигнала распознает запрещенную кодовую комбинацию, которая возникает вследствие избыточности преобразования сигнала на передающем конце из двоичного формата в троичный. После обнаружения запрещенНОЛ комбинации обнаружитель 4 сигнала формирует на управляющих входах коммутатора 3 сигнал, обеспечивающий появление на соответствующих выходах коммутатора 3 информации об истинном значении фазы сигнала. Декодер 5 обеспечивает преобразование троичного формата сигнала в двоичный и выдачу информационной последовательности на свой первый выход. Запрещенная комбинация символов, возникающая вследствие искажения ситала аддитивным и мультипликативным шумом, также обнаруживается в декодере 5 и поступает в регистратор б ошибок для оперативной оценки достоверности принимае Ой информации.

Предлагаемый демодулятор обеспечивает повышение помехоуетойчивбсти приема трехпозиционных сигналов по сравнению с известным на 0,2-0,5 дБ.

Формула изобретения

1. Демодулятор трехпозиционных фазоманипулированных сигналов, содержащий последовательно соединенные первый перемножитель и первый фильтр нижних частот, последовательно соединенные второй перемножитель и второй фильтр нижних частот, первые входы перемножителей соёди иены и являются входом демодулятора, фазовращатель, выход которого соединен с вторым входом второго перемножителя, решающий блок, первый, второй и третий входы которого соединены с соответствующими входами блока восстановления посылок, выходы решающего блока через коммутатор соединены с входами декодера, а через обнаружитель сигнала - с управляющими входами коммутатора, выход блока восстановления посылок соединен с тактовыми входами решающего блока, обнаружителя сигналов и декодеру, первый выход которого является выходом демодулятора, а второй выход соединен с входом регистратора ошибок,отличающийся тем,что, с целью повышения помехоустойчивости, введены последовательно соединенные первые аттенюатор, инвертор и сумматор, последовательно соединенные вторые аттенюатор, инвертор и сумматор, последовательно соединенные утроитель фазы, фильтр и управляемый генератор, причем выход первого фильтра нижних частот соединен с входом первого аттенюатора и первым входом утроителя фазы, выход второго фильтра нижних частот соединен с входом второго аттенюатора и вторым входом утроителя фазы, выход управляемого генератора соединен с входом фазовращателя и

вторым входом первого перемножителя, выход первого аттенюатора соединен с вторым входом второго сумматора, выход второго инвертора соединен с вторым входом первого сумматора, выход которого соединен с первым входом решающего блока, второй и третий входы которого соединены соответственно с выходами второго сумматора и второго фильтра нижних частот.

2.Демодулятор по п. 1, о т л и ч а ющ и и с я тем, что утроитель фазы состоит из сумматора, двух вычитзтелей, двух перемножителей, усилителя, причем первые входы сумматора и первого вычитателя являются первым входом утроителя фазы, вторые входы сумматора и первого вычитателя, а также первый вход первого перемножителя и первый вход второго рычитателя являются вторым входом утроителя фазы, выходы сумматора и первого вычитателя соединены с входами второго перемножителя, выход которого через усилитель соединен с вторым входом первого перемножителя, выход которого соединен с вторым входом второго вычитателя, выход которого является выходом утроителя фазы. .

3.Демодулятор по п. t, о т л и ч а ющ и и с я тем, что решающий блок состоит из трех компараторов, трех элементов И и трех D-триггеров. выходы которых являются выходами решающего блока, а тактовые входы являются его тakтoвым входом, причем входы первого, второго, третьего компараторов являются соответствующими входами решающего блока, прямые выходы компараторов соединены с первыми входами соответственно первого, второго и третьего элементов И, вторые входы которых соединены с инверсными выходами соответственно второго, третьего и первого компараторов, выходы элементов И соединены с информационными входами, соответственно, первого, второго и третьего D-триггеров.

Фuг.i

Изобретение относится к радиотехнике и может быть использовано в annapiaType систем связи с фазовой манипуляцией. Целью изобретения является повышение помехоустойчивости. Демодулятор содержит решающий блок, входы которого соединены с соответствующими управляющими входами коммутатора, выходы которого соединены с соответствующими входами декодера, первый выход которого является выходом демодулятора, а его второй выход соединен с входом регистратора ошибок, выход схемы восстановления посылок соединен с тактовыми входами решающего блока, обнаружителя сигнала и декодера, два перемножителя, фазовращатель на 90"^,- 2два фильтра нижних частот (ФНЧ), генератор, управляемый напряжением (ГУН), фильтр петли ФАПЧ. утроитель фазы, два аттенюатора, два инвертора фазы и два сумматора, причем выходы первого и второго сумматоров и второго ФНЧ соединены с соответствующими входами решающего блока, первый входы первого и второго перемножителей объединены и являются входом демодулятора, а их выход-ы через соответственно первый и второй ФНЧ соединены с входами первого и второго атте- нк}аторов, а также с первым и вторым входами утроителя фазы, выход которого чет рез фильтр петли ФАПЧ соединен с управляющим входом ГУН, выход которого соединен с вторым входом первого перемножителя непосредственно и через фазовращатель на 90° с вторым входом второго перемножителя, выход первого аттенюатора соединен с первым входом второго сумматора непосредственно и через первый инвертор фазы с первым входом первого сумматора, выхрд второго аттенюатора через второй инвертор' фазы соединен с вторыми входами первого и второго сумматоров, iz з.п. ф-лы, 4 ил.VJ—^ Сл)Изобретение относится к радиотехнике и может быть использовано в аппаратуре систем связи с фазовой манипуляцией(ФМ).В настоящее время наиболее широкое применение нашли сигналы с числом позиций М = 2", что позволяет упростить алгоритм обработки сигнала в системах передачи двоичной информации. Однаконаилучшей в смысле затрат на единицу передаваемой информации является трехпозиционная ФМ. Кроме того, трех- позиционная ФМ обладает такими до- полнител1/ными преимуществами, как возможность передачи информации сиг^ налом абсолютной ФМ с последующим опознаванием запрещенной кодовой ком-ся >&

(gP

Sx

26

ФИР. 2