Буферное запоминающее устройство Советский патент 1992 года по МПК G11C19/00 

Описание патента на изобретение SU1714684A1

Изобретение относится к вычислительной технике и может быть использовано в ппаратуре обмена дискретной информацией.

Известны буферные запоминающие ус- 5 ройства, включающие в свой состав входной регистр, п регистров (п информационная емкость устройства), выходной регистр, (п+1) триггер, {п/2+1) элементов НЕ, (п + 1) элементов И, блок 10 элементов И, причем одноименные разряды регистров соединены последовательно 1.

Однако известные устройства имеют малое быстродействие.,

Наиболее близким к предлагаемому по 15 ехнической сущности является стековое запоминающее устройство, содержащее элементы памяти и управляющие элементы памяти, которые вклнЗчают в свой состав триггеры, элементы И и элементы задержки 20

2.

Недостатком данного устройства является то, что из всего массива памяти запоминающего устройства в каждый момент времени используется только информация, 25 расположенная на границе Свободной и занятой зон.

Цель изобретения - расширение области применения устройства за счет считывания данных в порядке их поступления.30

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее регистры, блоки элементов И, блок элементов ИЛИ, первую группутриггеров, первую, вторую итретью группы эле- 35 ментов И, первую группу элементов задержки, причем выходы регистров подключены к входам первой группы блоков элементов И, вЬ1 ходы к:оторых подключены к входам блока элементов ИЛИ, выходы ко- 40 торого являются информационными выходами устройства, входы записи регистров подключены к выходам соответствующих элементов И первой rpynnti, первые входы которых объединены и являются входом за- 45 писи устройства, выходы триггеров первой группы подключены к первым входам соответствующих элементов И второй группы, входы сброса триггеров подключены к выходам соответствующих элементов 50 И третьей группы, первые входы которых объединены, введены вторая группа элементов задержки, вторая группа триггеров, первый и второй элементы И, триггер и одновибратор, выход которого подключен к 55 первым входам элементов И третьей группы, инверсные выходы триггеров первой группы подключены к вторым входам соответствующих элементов И первой группы, прямые выходы триггеров первой группы

подключены к соответствующим входам последующих элементов И первой группы и к входам первого элемента И, выход которого является индицирующим выходом устройства и подключен к первому входу второгд элемента И, выход которого подключен установочному входу триггера, выход которого подключен к входу одновибратора, выходы элементов И первой группы подключены к входам соответствующих элементов задержки первой группы, выходы которых подключены к установочным входам соответствующих триггеров первой группы, вторые входы элементов И второй группы объединены и являются входам чтв ния устройства, выходы элементов И второй группы подключены к входам соответствующих элементов задержки второй группы, выходы которых подключены к установочным входам соответствующих триггеров второй группы, инверсные выходы которых, кроме последнего,, подключены к вторым входам соответствующих элементов И второй группы, инверсный выход последнего триггера второй группы подключен к второму входу соответствующего элемента И второй группы и к второму входу второго элемента И, прямые выходы триггеров второй группы, кроме последнего, подключены к вторым входам соответствующих элементов И третьей группы и к соответствующим входам последующих элементов И второй группы, прямой выход последнего триггера второй группы подключен к второму входу соответствующего элемента И третьей группы, к входам сброса триггеров второй группы и к входу сброса триггера.

На чертеже приведено предлагаемое устройство,.

Устройство содержит регистры 1, блоки 2 элементов И, первуюгруппу элементов И 3, первуютруппу триггеров 4, вторую группу элементов И 5, вторую группу триггеров 6, блок 7 элементов ИЛИ, первый 8 и второй 9 элементы И. триггер 10, одновибратор 11, третью группу элементов И 12. первую группу элементов 13 задержки, вторую группу элементов 14 задержки, вход 15 записи, вход 16 чтения, группу информационных входов 17, сигнальный выход 18, группу информационных выходов 19 устройства.

Предлагаемое устройство обеспечивает прием, хранение и считывание информации в порядке поступления. Считывание информации может производиться без каких-либй задержек вслед за ее записью.

Устройство работает следующим образом..

В исходном состоянии триггер 10, тригг ры 4 первой и триггеры бвторой групп

обнулены (цепи начальных установок не показаны).

При записи информации записываемое слово поступает ни информационные входы 17 устройства, а на вход 15 поступает сигнал записи. С приходом сигнала записи сигнал единичного уровня появится на выходе первогр элемента И 3 первой группы, так как остальные элементы И 3 первой группы блокированы нулевым, уровнем, поступающим с прямых выходов предшествующих трйггег ров 4 первой группы. Сигнал единичного уровня с выхода первого элемента И 3 первой группы поступает на вход синхронизации первого регистра 1 и через элемент 13 задержки на вход установки в 1 первого триггера 4 первой группы. Слово информации с входов 17 устройства заносится в первый регистр 1. Время задержки элементов 13 определяется длительностью сигнал,а записи. По окончании сигнала записи первый триггер4 переходит в состояние Г. Сигнал единичного уровня с прямо1 о выхода первого триггера 4 Первой группы поступает на соответствующие входы элемента И 8, первого элемента И 5 второй группы, на собтветствующие входы всех последующих (второго и далее) элементов И 3 первой группы. Сигнал нулевого уровня с инверсного выхода первого триггера 4 первой группы поступает на вход первого элемента ИЗ лервой группы и блокирует возможность его повторного срабатываний. С приходом второго информационного слова по входам 17 и сигнала записи по входу 15 сигнал единичного уровня появляется на выходе второго элемента И 3 первой группы. Последующие элементь ИЗ первой группы блокированы сигналами нулевого уровня, поступающими с прямых выходов прёДществующих триггеров 4 первой группы. Процесс занесения информационного во второй и Последующие регистры 1 аналоги чен рассмотренному.;

- Таким образом, обеспечивается прсл1едовательная запись поступающей информа ции.

Тот факт, чтб,в определенный регистр 1 занесена информация, фиксируется единичным уровнем, который поступает с прямого выхода соответствующего TpVMTe a 4 первой группы на вход одноименного элемента И 5 второй группы. Это обеспечиваёг при считывании возможность обращения только к регистрам, в которые уже занесена информация..

При чтении информации на вход 16 поступает сигнал чтения. С приходом сигнала чтения сигнал единичного уровня появляетея на выходе первого элемента И 5 второй

группы, так.как остальные элементы И 5 второй группы блокированы нулевыми уровнями, поступающими с прямых выходов предшествующих триггеров б второй группы. Сигнал единичного уровня с выхода первого элемента И 5 второй группы поступает на управляющие входы элементов И первого блока 2 и через элемент 14 задержки на вход установки в 1 первого триггера 6 второй группы. Слово информации с первого

0 регистра 1 через первый блок 2 Элементов И, через блок 7 элементов ИЛИ передается на иц,формационные выходы 19 устройства. Время задержки элементов 14 определяется длительностью сигнала чтения.

5 По окончании сигнала чтения первый триггер б второй группы переходит в состояние 1. Сигнал единичного уровня с прямого выхода первого триггера б второй группы поступает на второй вход первого

0 элемента И 12 третьей группы и на соответствующие входы всех последующих элеменTQB И 5 второй группы. Сигнал нулевого уровня с инверсного выхода первого триггера 6 второй группы поступает на вход первого элемента И 5 второй группы и блокирует возможность его повторного срабатывания. С приходом второго сигнала чтения по входу 16 сигнал единичного уровня появляется на выходе второго элемента И 5

0 второй группы. Последующие элементы И 5 второй группы блокированы сигналами нулевого уровня, поступающими с прямых выходов предшествующих триггеров б второй группьк Процесс считывания второго и последующих слов информации аналогичен рассмотренному.

Таким образом обеспечивается последовательное считывание информации. Тот факт, что определенный регистр 1

0 уже опрошен, фиксируется единичным уровнем, который поступает с прямого выхода соответствующего триггера 6 второй группы на вход одноименного элемента И 12 третьей группы. Это в дальнейшем обеспечивает возможность , организации записи новой информации только в уже опрошенные регистры 1,

В том случае, когда запись опережает считывание, в определенный момент времени окажутся заполнены информацией все регистры 1 - на прямых выходах всех триггеров 4 первой группы сигналы единичного уровня. Сигнал единичного уровня формируется на выходе первого элемента И 8,

5 Этот сигнал поступает на вь|ход 18 устройства и означает Прекратить запись. Сигнал единичного уровня с выхода первого элемента И 6 поступает на первый вход втоDoro элемента И 9, на втором которого

единичный уровень, поступающий с инверсного выхода п-го триггера б второй группы. Сигнал единичного уровня с выхода второго элемента И 9 поступает на вход установки в 1 триггера 10 и переводит его в состояние 1. Сигнал единичного уровня с прямого выхода триггера 10 пос1упает на вход одновибратора 11. Импульс, сформированный одновибраторомИ,.поступает на первые вхЪды всех элементов И 12 третьей группы. Однако сигналы единичного уровня появятся на выходе только тех элементов / 12 третьей группы, которые соответствуют уже опрошенным регистрам 1. Сигналы единичного уровня с BM ходов соответствующих элементов И 12 третьей группы поступают на входы установки в О одноименных триггеров 4 первой группы. Соответствующие триггеры 4 первой группы переходят в состояние О и сигналы единичного уровня с их инверсных выходов поступают не входы одноименных элементов / 3 первой группы, НТО означает снятие блокировки для их срабатывания. Переход части триггеров 4 (соответствующих опрошенным регистрам 1) первой группы в состояние О приводите снятию Сигнала единичного уровня на выходе первого элемента И 8. Отсутствие сигнала единичного уровня на вцходе 18 устройства означает возможность продолжения записи. В опрошенные регистры 1 начинается последовательная (порядок рассмотрен ранее) запись слов информации.

В том случе. когда Будут опрошены все регистры 1, сигнал единичиогоуровня с прямого выхода л-го триггера 6 второй группы поступает на входы установки в О всех триггеров 6 второй группы и триггера 10. Указанное триггеры переходят в состояние О. Сигналы единичного уровня с инверсных выходов три|геров 6 второй группы поступают на входы одноименных элементов И 5 второй группь1. то означает снятие блокировки для их срабатывания. Вяовь возможно обращение к регистрам 1, в которые занесена новая информация. Если вновьркажутся заполненными всё регистры, то на выходе первого элемента 8 появится сигнал единичного уровня. Сигнал единичного уровня будет и на выходе второго элемента /1 9. Триггер 10 вновь перейдет в состояние Г, будет сформирован импульс на выходе одновибратора 11, которым будут обнулены все триггеры 4 первой группы, соответствующие опрошенным на данный момент регистрам 1.

Далее устройство функционирует по описанному алгоритму.

Формулаизобретения

Буферное запоминающее устройство, содержащее регистры, блоки элементов И,

блок элементов , первую группу триггеров, первую, вторую и третью группы элементов И, первую группу элементов эадерж1 и, причем выходы регистров подключены к входам первой группы блоков элементов И, выходы которых подключены к входам блока элементов ИЛИ, выходы которого являются информационными выходами устройства, щоцы записи регистров

0 подключены к выходам соответствующих элементов И первойтруппы, первые входы KOTopbix объединень| и являются входом записи устройства, прямые выходы триггеров первой группы подключены к первым дам соответствующих элементов И второй группы, входы сброса триггеров первой группы подключены к рыходам соответствующих элементов И третьей группы, первые входы которых .обьединены, о т л и ч а ю щ е0 ее я тем, что, с целью расширения области применения устрюйства за счет считывания данных в порядке их поступления, оно со-, держит вторую группу э лементов задержки, вторую группу триггеров, первый и второй

5 элементы И триггер и одновибратор, выход которого Подключен к первым входам элементов И третьей группы, инверсные выходы триггеров первой группы подключены к вторым входам соответствующих элементов

0 И перврй группы, прямые выходы-триггеров первой группы подключены к соответствующим входам последующих элементов И первой группы и к входам первого элемента И, выход которого является индицирующим

5 вь1хбдом устройства и подключен к первому Bxoji y второго элемента И, выход которого подключен к установочному входу триггера, в(иход которого подключен к входу одновибратора, выходы элементов И первой группы

0 подключены к входам соответствующих элементов задержки первой группы, выходы которых подключены к установочном входам соответствующих триггеров первой группы, вторые входы элементов И второй

5 группы обьединены и являются входом чтения устройства, выходы элементов И второй группы подключены к входам соответствующих элементов задержки второй группы, вмходы которых подключены к установочным

0 входам соответствующих триггеров второй группы, инверсные вцходы которых, кроме последнего триггере, подключены к вторым входам соответствующих элементов И второй группы, инверсной выход последнего

5 триггера второй группы подключен к второму входу соответствующего элемента И вто рой группы, к второму входу второго элемента И, прямые выходы триггеров ВТО-. рой группы, кроме последнего триггера, подключены к вторым входам соо.тветствую91714684.10

щих элементов И третьей группы и к соот-чен к второму входу соответствующего элеветствующим входам последующих элементмента И третьей группы, к входам сброса

тов И второй группы, прямой выход.триггеров второй группы и к входу сброса

последнего триггера второй группы подкЛю-триггера.

Похожие патенты SU1714684A1

название год авторы номер документа
Устройство для контроля хода программ ЭВМ 1987
  • Бек Александр Владимирович
  • Харченко Вячеслав Сергеевич
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Чернышов Михаил Анатольевич
SU1430960A1
Многоканальное устройство для ввода аналоговых данных 1988
  • Омельченко Виктор Иванович
  • Сироткин Сергей Леонидович
  • Строцкий Борис Михайлович
SU1501025A1
Буферное запоминающее устройство 1988
  • Невский Владимир Павлович
SU1564695A1
Устройство для считывания графической информации 1989
  • Игнатьев Виргилий Михайлович
  • Ларкин Евгений Васильевич
SU1654852A1
Устройство для сопряжения цифровой вычислительной машины с накопителем на магнитной ленте 1982
  • Крыкин Сергей Сергеевич
  • Лунев Евгений Михайлович
  • Покровская Елена Борисовна
  • Савельев Юрий Анатольевич
SU1026138A1
Устройство для вывода информации 1985
  • Гуляева Елена Михайловна
  • Бокарев Геннадий Дмитриевич
  • Попов Виктор Васильевич
SU1304012A1
Устройство для отладки программно-аппаратных блоков 1985
  • Гудзенко Ольга Юрьевна
  • Кельнер Леонид Меерович
  • Сигалов Валерий Иосифович
  • Юрасов Александр Алексеевич
SU1348839A1
Многоканальный фазометр 1989
  • Голенко Александр Викторович
SU1720028A1
Устройство для сопряжения двух электронных вычислительных машин (эвм) 1984
  • Мильман Григорий Львович
SU1187172A1
Устройство для ввода информации 1987
  • Ахмадеев Эльянур Валиахмедович
  • Беляев Дмитрий Валентинович
SU1509914A1

Реферат патента 1992 года Буферное запоминающее устройство

Формула изобретения SU 1 714 684 A1

SU 1 714 684 A1

Авторы

Невский Владимир Павлович

Даты

1992-02-23Публикация

1990-02-13Подача