Устройство для поиска максимума корреляционной функции Советский патент 1992 года по МПК G06F15/336 

Изобретение относится к измерительной и вычислительной технике и предназначено для измерения разности времен приема сигналов постановщиков активных помех в разнесенных радиолокационных системах.

Целью изобретения является упрощение за счет уменьшения количества элементов задержки в блоках задержки.

На фиг. 1 показана структурная схема устройства для поиска максимума корреляционной функции; на фиг. 2 - структурная схема блока выделения экстремума; на фиг. 3 - структурная схема блока синхронизации,

Устройство (фиг, 1) содержит первый 1 И второй 2 аналого-цифровые преобразователи (АЦП), первый 3 и второй 4 блоки задержки, умножители 5, интеграторы 6, блок выделения экстремума 7, блок синхронизации 8, вход запуска 9.

Блок выделения экстремума 7 (фиг. 2) содержит блок счетчиков 10, элемент И 11, триггер 12, первый элемент ИЛИ 13, блок триггеров. 14, блок регистров 15, блок элементов И 16. второй элемент ИЛИ 17.

Блок синхронизации 8 (фиг. 3) содержит генератор тактовых импульсов 18, элемент И 19, первый 20, второй 21 и третий 22 делители, триггер 23.

Устройство для поиска максимума корреляционной функции работает следующим образом.

При поступлении импульса запуска на вход запуска 9 устройства производится обнуление блока выделения экстремума 7 и запуск блока 8. Блок 8 вырабатывает на своих выходах импульсы синхронизации. На выходе такта вырабатываются импульсы квантования, период следования которых выбирается в соответствии с правилом Ко- тельникова, которые поступают на синхров- ходы АЦП 1 и 2.

На входы преобразователей 1 и 2 подаются исследуемые случайные коррелированные сигналы, которые преобразуются в цифровую форму в соответствии с применяемым алгоритмом вычисления корреляционной функции. При использовании мультипликативного алгоритма, например, оба входных сигнала преобразуются в многоразрядный двоичный код, а при использоЁ

VI

ГО

VI

CJ СП

вании знакового алгоритма оба входных сигнала преобразуются в двоичные последовательности импульсов и т.п.

Сигналы с выхода преобразователя 1 поступают в первый блок задержки 3, представляющий собой М/2 разрядных последовательно включенных регистров сдвига, где этот сигнал последовательно такт за тактом задерживается на величину т i Дтг, где , 1,2.,М/2.

Сигналы с вцхода преобразователя 2 поступают на вход второго блока задержки 4, представляющего также последовательно включенных М/2 регистра сдвига. Сигналы с выходов первого 3 и второго 4 блоков задержки попарно перемножаются в соответствующих умножителях 5. Результаты перемножения с соответствующих умножителей 5 суммируются цифровыми интеграторами 6. Результаты накопления с выходов интеграторов 6 поступают на блок выделения экстремума. Блок 7 выделения экстремума производит сравнение кодов значений корреляционной функции, зафиксированных интеграторами 6. Так как второй блок задержки 4 включен встречно первой дискретной задержке, то ордината корреляционной функции, соответствующая аргументу , будетрасполагаться на оси аргументов в средней точке, т.е. сниматься с выхода интегратора М/2.

Все ординаты, расположенные слева от средней точки, будут иметь отрицательное значение аргумента т v соответственно отрицательный номер К точки, а все ординаты, расположенные справа, от нулевой точки, будут иметь положительное значение аргумента т и соответственно положительный номер К точки (К ± 1, ± 2... ± М/2). Блок 7 выдает номер К точки, в которой находится максимальное значение оценки корреляци - онной функции, В дальнейшем работа устройства аналогична.

Рассмотрим работу отдельных элементов устройства.

Блок 7 выделения экстремума (фиг. 2) работает следующим образом.

При пос/уплении импульса на вход запуска производится установление триггеров 14 блока триггеров в нулевое состояние. По окончании накопления на вход разрешения записи блока поступает импульс, который переписывает значен-ие кодов, поступающих на входы устройства в соответствующий счетчик 10 блока счетчиков, и устанавливают триггер 12 в единичное состояние. Установление триггера 12 в единичное состояние разрешает работу элемента И 11. через который начинают

проходить импульсы, поступающие на тактовый синхровход блока. Эти импульсы про- ходят на счетные входы всех счетчиков 10 блока счетчиков и начинают увеличивать

свое состояние, т.е. добавлять код к кодам ординат корреляционной функции, которые были записаны в них. При появлении на одном из выходов переполнения определенного счетчика 10, а это указывает, что в

0 этом счетчике было максимальное значение корреляционной функции, этот импульс проходит через элемент ИЛИ 13 и устанавливает триггер 12 в нулевое состояние, оканчивая этим подсчет импульсов, а также

5 устанавливает в единичное состояние строго определенный триггер 14 блока триггеров. Высокое напряжение с выхода этого триггера открывает строго определенный элемент И 16 блока элементов П., который

0 пропускает на сзой выход код значения К, хранящийся в регистре 15 блока регистров. Код К с выхода открытого элемента И 16 блока элементов И проходит через элемент ИЛИ 17 на выход блока. В регистрах 15

5 блока регистров хранится соответствующий код номера канала К. В результате этого элемент И 16 блока .элементов И и элемент ИЛИ 17 выполняются многоразрядными, т.е. число разрядов их соответствует макси0 мальному числу разрядов кода К.

Блок синхронизации 8 (фиг. 3) работает следующим образом.

При поступлении импульса запуска на вход запуска производится обнуление дели5 телей 20, 21 и 22, а триггер 23 устанарлива- ется в единичное состояние. Установление триггера 23 в единичное состояние разрешает работу элемента И 19, который начинает передавать импульсы с выхода

0 генератора тактовых импульсов 18 на выход блока и на вход делителя 20. С выхода делителя 20 снимаются импульсы такта, которые поступают на выход такта блока и на входы делителей 21 и 22. С выхода делителя 21

5 снимается импульс по окончании времени накопления, который выдается на выход блока, а с выхода делителя 22 импульс снимается по окончании работы устройства, т.е. с учетом максимально возможного времени

0 работы. Этот импульс устанавливает триггер 23 в нулевое состояние. В дальнейшем работа блока аналогична.

Синхронизация элементов осуществляется импульсами, вырабатываемыми бло5 ком синхронизации (при необходимости задержанными элементами задержки). Формула изобретения Устройство для поиска максимума корреляционной функции, содержащее два аналого-цифровых преобразователя, первый и второй блоки задержки, блок выделения экстремума, М умножителей (М - число каналов обзора), группу интеграторов, блок синхронизации, причем информационные входы первого и второго аналого-цифровых преобразователей являются соответствующими информационными входами устройства, выход первого аналого-цифрового преобразователя соединен с входом первого блока задержки, 1-й (ы... М) выход пер-

вого блока задержки соединен с первым входом 1-го умножителя, выход j-го ( ,...tM) умножителя соединен с j-м входом блока выделения экстремума, входы запуска первого и вто- рого аналого-цифровых преобразователей со- единены с первым выходом блока синхронизации, выход блока выделения экстремума является выходом устройства, отличающееся тем, что, с целью упрощения,сЈыход первого аналого-цифрового преобразователя соединен с вторым

М входом (- + 1}-го умножителя, 1-й выход

(кроме последнего) первого блока задержки соединен с вторым входом ( + I + 1) умножителя, выход второго аналого-цифрового преобразователя соединен с вторыми вхоМдами --го и М-го умножителей, К-й (...

М

-T--1J выход второго блока задержки соедиАв

входами М

(у-К+1)-го и

-j-й выход второго

нен с вторыми

--

(М + KJ-ro умножителей,

блока задержки соединен с вторым входом первого умножителя, вход запуска блока выделения экстремума подключен к входу запуска устройства, второй и третий выходы блока синхронизации соединены соответственно с входом разрешения записи и тактовым входом блока выделения экстремума.

Изобретение относится к измерительной и вычислительной технике и предназначено для измерения разности времен приема сигналов постановщиков активных помех в разнесенных радиолокационных системах, Цель изобретения - упрощение технической реализации. Устройство содержит аналого-цифровые преобразователи, блоки задержки, умножители, интеграторы, блок выделения экстремума и блок синхронизации. 3 ил.