Цифровой частотный детектор Советский патент 1992 года по МПК H03D3/04 H04L27/14 

rfw

V .I

- -, ,- / п - 7 - i Г -, I 1 . /J , ; , ±:.j « -L-LI

СО

С

vi

со

О VI

СО

Изобретение относится к области радиотехники и может использоваться для демо- дуляции частотно-модулированных и частотно-манипулированных сигналов в радиоприемных и радиоизмерительных устройствах. Цель изобретения - повышение достоверности телеграфного сигнала за счет устранения неоднозначности его выделения. Цифровой частотный детектор содержит формирователь импульсов 1, формирователь управляющих импульсов 2, опорный генератор 3, первый 4 и второй 11 триггеры, первый 5, второй 6, третий 12 и четвертый 14 элементы И, первый 13 и второй 15 элементы ИЛИ, первый 7 и второй 16 счетчики импульсов, первый 8 и второй 10 блоки памяти и блок сравнения 9. Цифровой частотный детектор дает возможность исключить дробление (сбои) телеграфного сигнала на выходе детектора, обусловленные несинхронностью входной частоты и частоты опорного генератора, 1 ил.

-

Изобретение относится к области радиотехники и может использоваться для демо- дуляции частотно-модулированных и частотно-манипулированных сигналов в радиоприемных и радиоизмерительных устройствах.

Цель изобретения - повышение достоверности телеграфного сигнала за счет устранения неоднозначности его выделения.

На чертеже представлена функциональная электрическая схема предлагаемого цифрового частотного детектора.

Предлагаемый цифровой частотный детектор содержит формирователь 1 импульсов, формирователь 2 управляющих импульсов, опорный генератор 3, первый триггер 4, первый 5 и второй 6 элементы И, первый счетчик 7 импульсов, первый блок 8 памяти, блок 9 сравнения, второй блок 10 памяти, второй триггер 11, третий элемент И 12, первый элемент ИЛИ 13, четвертый элемент И 14, второй элемент ИЛИ 15 и второй счетчик импульсов 16.

Цифровой частотный детектор работает следующим образом.

Высокочастотный частотно-манипули- рованный сигнал подается на вход формирователя импульсов 1. Это - формирователь импульсов перехода через нуль, на выходе которого формируются короткие сигналы. С выхода опорного генератора 3 на вход формирователя управляющих импульсов 2 и на входы элементов И 12 и 14 подаются тактовые импульсы, частота следования которых выше частоты входного сигнала. Формирователь 2 управляющих импульсов управляет работой счетчиков импульсов 7 и 16 и через элементы И 5 и 6 - работой блоков памяти 8 и 10. Первые тактовые импульсы, следующие за сигнальными импульсами, выделяются в формирователе управляющих импульсов 2 и поступают на логические элементы И 5 и 6. В зависимости от состояния первого триггера 4 производится перепись кода из первого счетчика 7 импульсов в первый блок 8 памяти или из второго счетчика 16 импульсов во второй блок 10 памяти. Также в зависимости от состояния первого триггера 4 тактовые импульсы от опорного генератора 3 поступают через логические элемены И 12 и ИЛИ 13 на счетный вход первого счетчика 7 импульсов или через логические элементы И 14 и ИЛИ 15 на счетный вход второго счетчика 16 импульсов. В блоки 8 и 10 памяти записываются числовые значения периодов, выраженные в двоичном коде. Вторые тактовые импульсы, выработанные в формирователе 2 управляющих импульсов,подаются на установочные входы счетчиков импульсов 7 и 16 и

устанавливают их в нулевое состояние. В формирователе 2 управляющих импульсов вырабатывается еще третий управляющий импульс, который по времени совпадает с

первым и вторым тактовыми импульсами. Этот импульс подается на блокировочные входы счетчиков 7 и 16 импульсов, прекращая их запуск первыми двумя тактовыми импульсами опорного генератора 3. В ре0 зультате в зависимости от состояния первого триггера 4 либо первый счетчик 7 импульсов, либо второй счетчик 16 импульсов заполняются тактовыми импульсами в течение периода входного сигнала. Т.е.

5 счетчики 7 и 16 импульсов заполняются тактовыми импульсами попеременно, Первый счетчик 7 импульсов заполняется до появления следующего сигнального импульса, после которого очередной тактовый импульс

0 через первый элемент И 5 произведет перепись кода из счетчика импульсов 7 в блок памяти 8. С появлением следующего сигнального импульса заполняется тактовыми импульсами второй счетчик 16 импульсов,

5 Очередной тактовый импульс через второй элемент И 6 произведет перепись кода из второго счетчика импульсов 16 во второй блок 10 памяти. Таким образом, в блоки памяти 8 и 10 перепись кода происходит

0 поочередное периодом в два раза большим, чем период входных сигнальных импульсов, сдвинутых по времени на период входных сигнальных импульсов. Отсюда следует, что коды в блоки 8 и 10 памяти будут записаны

5 одинаковые, если не было изменения частоты (периода) входного сигнала. При изменении частоты (периода) входного сигнала, если предыдущий период отличался по длительности от последующего периода, то это

0 приведет к записи разных кодов в блоки 8 и 10 памяти. Если код в блоке 8 памяти по величине больше кода, записанного в блоке 10 памяти, то от блока 9 сравнения (выход ) через элемент ИЛИ 13 в первый счет5 чик 7 импульсов добавится единица младшего разряда. Если код в блоке 10 памяти больше по величине кода в блоке 8 памяти, то от блока 9 сравнения (выход ) через элемент ИЛИ 15 во второй счетчик 16 им0 пульсов добавится единица младшего разряда. Изменение кода в счетчиках 7 и 16 импульсов сразу изменяет код в блоках 8 и 10 памяти. Отсюда следует, что при различных кодах в блоках 8 и 10 памяти по цепям

5 связи блока 9 сравнения через элементы ИЛИ 13 и 15 меньший код увеличивается на единицу младшего разряда. Значит при неизменной частоте возникающая разница кодов в блоках памяти будет скорректирована, что приведет к отсутствию дробления (сбоев) выходного сигнала на выходе цифрового частотного детектора. На выходе блока 9 сравнения (выход ) в случае равенства входных кодов с блоков 8 и 10 памяти возникает напряжение равное 1. При нера- венстве входных кодов с блоков 8 и 10 памяти на данном выходе блока 9 сравнения возникает напряжение О. Как только изменение частоты (периода) входного сигнала прекратится, на выходе блока 9 срав- нения снова установится сигнал с уровнем 1, С выхода второго триггера 11 при работе в режиме МПЧТ выделяется телеграфный сигнал. На другом выходе (вход второго триггера 11) выделяется импульс, длитель- ность которого равна длительности переходного процесса с одного значения частоты входного сигнала на другое значение частоты входного сигнала на другое значение частоты входного сигнала,

Предлагаемый цифровой частотный детектор дает возможность исключить дробление (сбои) телеграфного сигнала на выходе детектора, обусловленные несинхронностью входной частоты и частоты опор- ного генератора, что является весьма важным при использовании такого детектора в контрольно-измерительной аппаратуре.

Формирпователь 1 импульсов может быть выполнен на интегральных микросхемах типа 140УД7. Блок 9 сравнения может быть выполнен на интегральной микросхеме типа 533СП1. Формирователь 2 управляющих импульсов, счетчики импульсов, триггеры, элементы И и ИЛИ могут быть выполнены на интегральных микросхемах серии 133.

Формула изобретения

Цифровой частотный детектор, содер- жащий последовательно соединенные формирователь импульсов, вход которого является входом цифрового частотного детектора, и формирователь управляющих импульсов, тактовый вход которого соединен с опорным генератором, первый триггер, счетный вход которого соединен с выходом

формирователя импульсов, а прямой и инверсный выходы - с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены и подсоединены к выходу импульса записи форми- рователь управляющих импульсов, последовательно соединенные первый счетчик импульсов и первый блок памяти, выходы которого соединены с первой группой входов блока сравнения, а также второй блок памяти, выходы которого соединены с второй группой входов блока сравнения, и второй триггер, счетный вход которого соединен с выходом Равно блока сравнения, а выход является выходом цифрового частотного детектора, при этом выходы первого и второго элементов И соединены с входами записи первого и второго блоков памяти соответственно, а установочный вход и вход блокировки первого счетчика импульсов соединены с соответствующими выходами формирователя управляющих импульсов, отличающийся тем, что, с целью повышения достоверности телеграфного сигнала за счет устранения неоднозначности его выделения, введены последовательно соединенные третий элемент И и первый элемент ИЛИ, выход которого соединен со счетным входом первого счетчика импульсов, и последовательно соединенные четвертый элемент И, второй элемент ИЛИ и второй счетчик импульсов, выходы которого соединены с информационными входами второго блока памяти, при этом первые входы третьего и четвертого элементов И объединены и соединены с выходом опорного генератора, вторые входы третьего и четвертого элементов И соединены соответственно с прямым и инверсным выходами первого триггера, установочный вход и вход блокировки второго счетчика импульсов соединены с соответствующими входами первого счетчика импульсов, а вторые входы первого и второго элементов ИЛИ соединены соответственно с выходами Меньше и Больше блока сравнения.