Цифровой широтно-импульсный модулятор Советский патент 1992 года по МПК H03K7/08 

-5

fe

Цифровой широтно-импульсный модулятор относится к импульсной технике и предназначен для использования в системах связи и системах автоматического управления.

Цель изобретения - уменьшение погрешности преобразования при работе цифрового широтно-импульсного модулятора на высоких тактовых частотах генератора тактовых импульсов цифрового широтно- импульсного модулятора,

На чертеже представлена блок-схема цифрового широтно-импульсного модулятора.

Цифровой широтно-импульсный модулятор содержит генератор тактовых импуль- соп 1. двоичный счетчик 2, сумматор 3, фазовый компаратор 4, первый регистр 5, второй регистр 6, логическую матрицу 7, источник сигнала 8, при этом выход генератора 1 соединен со счетным входом двоичного счетчика 2. N разрядных выходов которого соединены с первой группой из N входов сумматора 3, выходы старших разрядов двоичного счетчика 2 и сумматора 3 соединены со входами фазового компаратора 4. выход которого соединен с выходной шиной, выходы логической матрицы 7 подсоединены соответственно к входу источника сигнала 8 и управляющим входам регистров 5, б, N-1 разрядный выход источника сигнала 8 соединен с N-1 разрядным входом первого регистра 5, М-1 разрядные выходы которого соединены с N-1 разрядными входами второго регистра 6. N-1 разрядные выходы которою подключены к второй группе из N-3 входов сумматора 3, а входы ло ическом матрицы 7 соединены с выходами двоичного счетчика 2.

Устройство работает следующим образом.

Импульсы с выхода генератора 1 поступают на счетный вход двоичного счетчика 2, на выходах которого формируется N последовательностей прямоугольных импульсов, каждая из которых поступает на соответствующий разряд N разрядного сумматора 3, на вторую половину которого (кроме старшего разряда) подается управляющий двоичный код от второго регистра б. Для правильной работы цифрового широтно-импульсного модулятора нэ вход старшего разряда второй половины сумматора 3 необходимо подать код, соответствующий ло- гическому нулю. Последовательность наименьшей частоты, вырабатываемая старшим разрядом двоичного счетчика 2. поступает на первый вход фазового компаратора 4, на второй вход которого поступает последовательность с выхода старшего разряда сумматора 3. Сдвиг фаз между последовательностями зависит от управляющего двоичного кода на второй половине входов сумматора 3 (кроме старшего разряда), чем

он больше, тем последовательность с выхода сумматора 3 больше опережает последовательность с выхода счетчика 2 и наоборот. Таким образом, изменяя код на второй половине входов сумматора 3 (кроме старше0 го разряда), на выходе фазового компаратора 4 можно получить широтно-импульсную последовательность. При этом изменение длительности положительных импульсов на выходе компаратора 4 происходит при неиз5 менном периоде и фазе. Частота тактового генератора 1 должна в 2П раз быть больше требуемой частоты широтно-модулирован- ных импульсов, п N-1.

Управляющий код на второй половине

0 входов сумматора 3 определяется кодом, хранящимся в регистре 6, выход которого соединен с второй половиной сумматора 3.. Код в регистре б сменяется всякий раз, когда на входах логической матрицы 7 появля5 ются уровни напряжения(соответствующие логической единице, при этом логическая матрица 7 вырабатывает стробирующие импульсы, подаваемые на управляющие входы регистра 6, и в регистр 6 записывается код,

р хранящийся в регистре 5. выходы которого соединены с входами регистра 6. Код, записываемый в регистр 5. исходит от источника сигнала 8. Причем появление на управляющем входе регистра 5 стробирующего им5 пульса записи, исходящего с выхода логической матрицы 6.происходит позднее появления сигнала запроса данных источнику 8, исходящего от логической матрицы 7. Время запаздывания импульса записи

0 сигнала запроса данных от источника 8 составляет величину Т Тдр + гяп , большую чем время гап задержки апертуры и гдр дребезга апертуры.

Таким образом, запись кода в регистр 5

5 происходит после установления устойчивых логических уровней на выходной шине источника сигнала 8 и происходит с учетом задержки апертуры в источнике сигнала 8 и с учетом времени дребезга апертуры на вы0 ходных шинах источника сигнала. При этом не изменяется управляющий код, хранящийся в регистре 6, и, следовательно, не изменяется последовательность, вырабатываемая сумматором 3, равно как и последо5 вательность на выходе устройства. Запись же в регистр 6 нового управляющего кода происходит лишь после того, как очередной широтно-модулированный импульс сформирован, так как это происходит не раньше

того момента, когда показания счетчика 2 близки к максимальным (максимальны).

Источником сигнала 8 цифрового ши- ротно-импульсного модулятора может являться микропроцессорная система, тогда под апертурным сдвигом в источнике сигнала можно понимать время, затрачиваемое микропроцессорной системой с момента начала выполнения микропроцессорной системой программы обработки некоторых переменных исходных данных до момента появления на выходных шинах источника сигнала кода, соответствующего указанным исходным данным.

Тогда апертурный сдвиг можно достаточно точно определить как

1 к

fan --г 2 d « т I

где fT - тактовая частота микропроцессорной системы;

Ci - количество тактов, необходимое для выполнения i-ой команды;

К - общее число выполняемых микропроцессорной системой команд необходи- мых для обработки исходных данных и выдачу кода на выходные шины.

Если бы Гап было достаточно малым по сравнению с периодом широтно-модулиро- ванных импульсов или гап 0, что означает постоянство кода на выходных шинах микропроцессорной системы, то появление (смена) кода на вторых входах сумматора 3 в моменты времени, соответствующие окончанию формирования широтно-модулиро- ванного импульса не приводило бы к ошибке в работе прототипа.

Однако с ростом тактовой частоты генератора 1 тактовых импульсов, что необходимо в случае работы с выходным кодом источника сигнала 8, имеющим большую разрядность, а также в случае увеличения необходимой частоты широтно-модулиро- ванных импульсов, может сложиться такая ситуация, при которой гап может достигать неприемлемых значений.

Например, при тактовой частоте микропроцессорной системы fT 4 МГц, максимально возможным числом команд, необходимых для обработки данных и выдачи кода на выходные шины, К 30, среднем числе тактов, необходимых для выполнения одной команды. С 9 при периоде следования выходных широтно-модулированных импульсов 100 микросекунд, имеем максимально возможной апертурный сдвиг

Гап -г К С 67,5 мкс, Тт

что составляет более половины периода выходных широтно-модулированных импульсов и неприемлемо, потому что приводит к ошибке в работе прототипа, так кяк микропроцессорная система может не успеть выдать соответствующий код к моменту 5 времени, когда в цифровом широтно-импуль- сном модуляторе начинается формирование очередного широтно-модулированного импульса.

Таким образом, апертурный сдвиг в рас- 10 сматриваемом примере находится в пределе 67,5 мкс. принимая некоторые промежуточные значения, так как в общем случае программа обработки данных микропроцессорной системой име- 15 ет несколько трасс, которым можно сопоставить различные гап в пределах от 0 до 67,5 мкс и которым можно сопоставить переменные исходные данные. Поэтому усредненная во времени ошибка прототипа 0 носит характер постоянной погрешности.

При работе в указанных условиях предлагаемый цифровой широтно-импульсный модулятор исключает возможность ошибки при задержке апертуры в источнике сигна- 5 лз. при этом гап может быть близким к периоду широтно-модулировэнных импульсов.

8 условиях работы, приведенных в данном примере, возможна следующая органи- 0 зацияработыцифрового

широтно-импульсного модулятора. Во время, близкое к началу формирования текущего широтно-модулированного импульса, длительность которого определяется кодом. 5 хранящимся в регистре 6, с выхода логической матрицы 7 выдается сигнал запрос прерывания микропроцессорной системы, которая начинает обработку новых текущих данных. Так как заранее известно, что апер- 0 турный сдвиг в микропроцессорной системе не может превышать величину гап по истечении этого времени логической матрицы 7 выдается стробирующий сигнал регистру 5. в который записывается новый код, приня- 5 тый с выходных шин микропроцессорной системы, а в момент времени близкой к окончанию текущего периода формирования широтно-модулировзнного импульса, логической матрицей 7 выдается стробиру- 0 ющий сигнал записи в регистр 6. в который записывается новый код с выхода регистра 5. Таким образом, к моменту формирования нового широтно-модулированнсго импульса на вторых входах сумматора 3 присутст- 5 вует новый код, хранящийся в регистре 6.

Работа в -режиме прерывания микропроцессорной системы подразумевается прерывание выполнения микропроцессорной системой некоторой программы, для которой, в приведенном примере, может отводиться время не менее Т - гап в течение каждого периода Т формирования широтно- модулированного импульса, т.е. простои в работе процессора исключаются, что целесообразно.

В работу предлагаемого широтно-им- пульсного модулятора различными внешними устройствами могут вноситься изменения, Например, на коэффициент пересчета двоичного счетчика 2 могут влиять, при необходимости, сигналы на входах параллельной заг рузки и управляющих входах счетчика 2. Или, к примеру, на шине, соединенной с управляющими входами логической матрицы 7 могут присутствовать сигналы, свидетельствующие об аномальной работе источника сигнала 8. Например, отсутствие сигнала подтверждение прерывания означает аномальную работу логической матрицы 1 путем выдачи сигналов, инициализирующих внешние устройства к устранению возможной ошибки. Шина, соединенная с выходами двоичного счетчика 2 может оказаться полезной для синхронизации работы источника сигнала, например, амплитудно-цифрового преобразователя параллельного типа, содержащее стробиру- ющие компараторы и кодирующую логику, при этом работу регистра 5 следует организовать с учетом дребезга апертуры на выходе амплитудно-цифрового преобразователя, являющегося источником сигнала.

Логические функции, генерируемые логической матрицей 7, вход которой соединен с выходом двоичного счетчика 2, зависят от кода на выходе двоичного счетчика 2, т.е. от текущего времени с момента начала формирования очередного широтно- модулированного импульса. Логические функции, генерируемые логической матрицей 7. должны обеспечивать появление сигналов запроса данных стробирующих импульсов записи в регистры 5 и 6 в моменты времени, выбранные с учетом временных характеристик источника сигнала 8 и соответствующие определенному коду на выходах двоичного счетчика 2. Логические функции, генерируемые логической матрицей 7, при необходимости такого режима работы цифрового широтно-импульсного модулятора, когда на некоторые из входов логической матрицы 7 поступают сигналы от внешних устройств, должны предусматривать нормальную работу цифрового широтно-импульсного модулятора и выдачу сигналов внешним устройствам, если это предусмотрено.

Логическая матрица 7 может быть выполнена на базе цифровых интегральных схем программируемой логической матрицы (ПЛМ), постоянного запоминающего устройства (ПЗУ), матриц-накопителей ПЗУ, оперативного запоминающего устройства

(ОЗУ), комбинационной логики на интегральных микросхемах малой и средней степени интеграции.

Предлагаемый цифровой широтно-им- пульсный модулятор позволяет уменьшить

погрешность преобразования при работе на высоких тактовых частотах генератора тактовых импульсов цифрового широтно- импульсного модулятора. Это достигается организацией управления цифрового широтио-импульсного модулятора, при которойучитываютсявременныехарактеристики сигнала. Кроме того, предлагаемы цифровой широтно-импульсный модулятор может обладать гибкостью, позволяющей вносить изменения в работу при эксплуатации и наладке системы связи (системы автоматического управления), в составе которой функционирует.

Формула изобретения

Цифровой широтно-импульсный модулятор, содержащий источник сигнала, генератор тактовых импульсов, выход которого соединен со счетным входом двоичного счетчика, N разрядных выходов которогосоединены с первой группой из N входов сумматора, выходы старших разрядов двоичного счетчика и сумматора соединены с входами фазового компаратора, выход которого соединен с выходной шиной устройства, отличающийся тем, что, с целью уменьшения погрешности преобразования при работе на высоких тактовых частотах, в него введены два регистра и логическая матрица, выходы которой подсоединены соответственно к входу источника сигнала и управляющим входам первого и второго регистров, (М-1)-разрядный выход источника сигнала соединен с (Ы-1)-разрядным входом первого регистра, (N-IJ-разрядный выход

0 которого соединен с (М-1)-разрядным входом второго регистра, (М-1)-разрядный выход которого подключен к второй группе из N-1 входов сумматора, а входы логической матрицы соединены с выходами двоичного

5 счетчика.

Изобретение относится к импульсной технике и предназначено для использования в системах связи и системах автоматического управления. Устройство содержит генератор 1 тактовых импульсов, двоичный счетчик 2, сумматор 3, фазовый компаратор 4. два регистра 5, 6, логическую матрицу 7, источник сигнала 8. 1 ил.