Дифференциальный усилитель Советский патент 1992 года по МПК H03F3/45 

VI V|

8

сл

Изобретение относится к электронной технике и может быть использовано при создании сверхскоростных полупроводниковых схем компараторов напряжения, операционных усилителей, формирователей импульсных сигналов.

Цель изобретения - повышение точности путем стабилизации напряжения смещения нуля при изменении входного сигнала.

На чертеже представлена структурно- принципиальная электрическая схема дифференциального усилителя.

Дифференциальный усилитель содержит первый - четвертый полевые транзисторы, 1, 2, 3, 4, первый, второй элементы сдвига уровня 5, 6, нагрузочные резисторы 7, 8, источник 9 стабильного тока, первый, второй дополнительные источники 10, 11 стабильного тока, первый, второй токоогра- ничивающие элементы 12, 13, шины 14, 15 питания дифференциального усилителя.

Дифференциальный усилитель работает следующим образом.

В каждом плече дифференциального усилителя протекает наряду с частью тока от основного источника 9 стабильного тока также ток от одного из дополнительных источников 10, 11 стабильного тока.

Затворы каскадных транзисторов 3, 4 управляются не одинаковыми, а сдвинутыми по уровню напряжениями соответствующих входов устройства. Однако, т.к. токи дополнительных источников tO, 11 меньше тока основного источника 9, то работа устройства в режиме малого сигнала не отличаетсяот работы обычного дифференциального усилителя.

В режиме большого разностного сигнала переброс тока от одного плеча дифферен- циального усилителя в другое ограничивается одним из двух допоянитель- ных источников 10, 11 стабильного тока.

Каждый из источников 10, 11 задает в соответствующем плече минимально допустимый ток, при котором еще обеспечивается стабилизация напряжения исток-сток входных транзисторов 1, 2 дифференциальной пары.

Ограничение переброса тока от одного плеча в другое уменьшает максимальную величину размаха напряжения на элементах нагрузки 7.8. Рассмотрим более подробно работу устройства,

Смещение нуля дифференциального усилителя равно

UCM Uanf - Dang,(1)

где: Ugiij, UaHfc - напряжение затвор-исток основных транзисторов 1, 2 при разности

напряжений на элементах нагрузки 7, 8 (выходе усилителя), равной нулю.

Постоянное, независящее от входного сигнала, смещение нуля не ограничивает

5 точность дифференциального усилителя, т.е.способность сравнивать напряжения на затворах основных транзисторов 1, 2 (входах ДУ) с известной погрешностью.

Причиной нестабильности UCM является

0 гистерезис стоковых характеристик арсе- нид-галлиевых транзисторов, который проявляется при изменении напряжений сток-исток транзисторов в виде медленных изменений напряжения затвор-исток. Мак5 симальное изменение напряжения затвор- исток одного транзистора равно:

А изи.тах Г- Д Оси.max(2)

где Г - конструктивный параметр транзистора,

0 Каскодно включенные транзисторы 3,4 со схемами сдвига уровня 5, б стабилизируют напряжение сток-исток соответствующих основных транзисторов 1, 2 при изменении напряжения затворов и токов

5 этих транзисторов в соответствии с формулами

Ucn1 Узи1 + Усдв - УзиЗ, Уси2 Ши2 Усдв - U3W4,(3)

где иси1, Ucn2 - напряжения сток-исток ос0 новных транзисторов 1,2,

ОзиЗ, Узи4 - напряжение затвор-исток каскодных транзисторов 3, А;

Усдв - напряжение смещения схем сдвига уровня 5, 6.

5 Основной транзистор 1 (2) и каскодный транзистор 3 (4} технологически выполняются идентичными. Это можно сделать, так как транзисторы имеют одинаковую проводимость и их параметры не ограничены други0 ми требованиями.

Благодаря введению схем сдвига уровня 5,6 электрический режим основных тран- зисторов 1, 2 в режиме баланса дифференциального усилителя устанавли5 вается одинаковым с электрическим режимом каскадных транзисторов 3, 4. Тогда справедливо

изи1 - УзиЗ, и3и2 - U3M4(4)

и

0 UW1 иси2 - исдв(5)

Предположим, что напряжения затвор- исток каскодных транзисторов 3,4 не зависят от напряжения сток-исток этих транзисторов,

5 Стабилизация смещения нуля и повышение точности дифференциального усилителя будет при любых значениях входного сигнала, если ток истока основных транзисторов 1,2 и каскодных транзисторов 3,4 не принимает нулевых значений.

Это обеспечивается с помощью введенных дополнительных источников 10,11 стабильного тока и токоограничивающих элементов 12, 13.

Минимаьлный ток транзисторов 1,3 ра- вен величине тока источника 10. соответственно минимальный ток транзисторов 2, 4 равен величине тока источника 11.

Таким образом, повышение точности дифференциального усилителя путем стаби- лиэации напряжения смещения нуля при изменении входного сигнала достигнуто за счет двух средств:

А. Введения дополнительных схем сдвига уровня 5,6, позволяющих выполнить основные 1,2 и каскадные транзисторы 3,4 идентичной конструкции, а также обеспечить их одинаковый электрический режим, что является необходимым условием стабилизации смещения нуля и повышения точ- мости дифференциального усилителя.

Б. Введения двух токоограничивающих элементов 12. 13, являющихся необходимым условием стабилизации смещения нуля и повышения точности дифференциального усилителя в режиме большого сигнала.

В отдельности каждое из средства А.Б. является необходимым, но недостаточным для достижения поставленной цели - новы- шения точности дифференциального усилителя.

Если снять введенное ранее предположение о независимости напряжения затвор-исток каскодных транзисторов 3, 4 от напряжения сток-исток этих транзисторов, то равенства 4, 5 будет выполняться как приближенные.

Стабилизация напряжения смещения нуля при изменении входного сигнала будет частичной и характеризоваться коэффициентом стабилизации, численно равным квадрату коэффициента Г.

Кроме поставленной основной цели - повышения точности дифференциального усилителя путем стабилизации смещения нуля при изменении входного сигнала, предлагаемое решение позволяет повысить быстродействие устройства.

Повышение быстродействия происходит благодаря введению токоограничивающих элементов 12, 13 и двух дополнительных источников тока 10, 11 за счет ограничения изменения тока 10, 11 за счет ограничения изменения тока в цепи основных транзисторов и нагрузки. ,

Формула изобретения Дифференциальный усилитель, содержащий первый и второй полевые транзисторы, затворы которых являются входами дифференциального усилителя, стоки соединены с истоками соответственно третьего и четвертого полевых транзисторов, стоки которых являются выходами дифференциального усилителя, а также источник стабильного тока, вывод питания которого соединен с шиной питания дифференциального усилителя, отличающийся тем, что, с целью повышения точности путем стабилизации напряжения смещения нуля при изменении входного сигнала, в него введены первый и второй элементы сдвига уровня, включенные между затворами соответственно первого, третьего и второго, четвертого полевых транзисторов, а также введены последовательно соединенные первый и второй токоограничивающиеэлементы, точка соединения которых подключена к выходу источника стабильного тока, к шине питания которого подключены шины питания введенных первого и второго дополнительных источников стабильного тока, выходы которых подключены к истокам соответственно первого и второго полевых транзисторов.

Изобретение относится к электронной технике и может использоваться при создании схем компараторов, операционных усилителей, формирователей импульсных сигналов. Цель изобретения - повышение точности путем стабилизации напряжения |П смещения нуля при изменении входного сигнала и быстродействия дифференциального усилителя (ДУ), В каждом плече ДУ протекает наряду с частью тока от основного источника 9 стабильного тока и ток от одного из дополнительных источников 10, 11 стабильного тока. Затворы каскадных транзисторов 3, 4 управляются сдвинутым по уровню напряжениями. В режиме большого разностного сигнала переброс тока из одного плеча ДУ в другое ограничивается одним из двух дополнительных источников 10,11. Каждый из них задает в соответствующем плече минимально допустимый ток, при котором обеспечивается стабилизация напряжения исток-сток входных транзисторов 1, 2 дифференциальной пары. 1 ил. -,-о 8