Способ контроля КМОП интегральных схем Советский патент 1992 года по МПК G01R31/28 

Изобретение относится к микроэлектронике и может быть использовано для диагностики КМОП интегральных схем (ИС).

Известен способ контроля ИС 1, в котором напряжение питания ИС уменьшают до критического (минимального напряжения питания, при котором ИС сохраняет работоспособность, а место потенциальной неисправности определяют сканированием светового пятна по поверхности кристалла ИС.

Однако указанный способ применим лишь на этапе изготовления ИС.

Наиболее близким к предлагаемому способу является способ испытания МОП ИС 2, заключающийся в том, что на входы контролируемой ИС подают тестовые последовательности и изменяют напряжение питания от номинального до критического, по значению которого судят о годности ИС.

Недостатком известного способа является невозможность выявления внутренних утечек, влияющих на надежность ИС.

Цель изобретения - повышение достоверности контроля за счет выявления внутренних утечек в И С.

Сущность способа заключается в вычислении разности критических напряжений, зарегистрированных при двух различных тактовых частотах тестовых последовательностей, подаваемых на входы ИС. При правильно выбранных тактовых частотах величина этой разности свидетельствует о наличии и величине утечек в КМОП И С.

Объясняется это следующим. При снижении питающего напряжения снижается быстродействие КМОП ИС. На физическом уровне это означает уменьшение токов перезаряда паразитных емкостей. Ток перезаряда, являющийся током стока МОП- транзистора, начинает резко убывать при уменьшении амплитуды напряжения на затворе, определяемой напряжением питания ИС, ниже порогового напряжения МОП- транзистора. Следовательно,при постепенном снижении питающего напряжения КМОП ИС остается работоспособней до тех пор, пока паразитные емкости будут успевать перезаряжаться за время, определяемое тактовой частотой подаваемой на входы ИС тестовой последовательности. При напряжении питания ниже критического укасл

1х1

vj к XJ

VJ

Ю

занное условие соблюдаться не будет. Таким образом можно построить частотные характеристики (ЧХ) критических напряжений, Если в КМОП ИС утечки пренебрежимо малы, ЧХ будет падающей с уменьшением частоты. В противном случае ЧХ, начиная с некоторой чистоты., выйдет на горизонтальный уровень, зависящий лишь от величины утечки. Объясняется это тем, что при снижении напряжения питания, начиная с напряжения, зависящего только от величины утечки, а не от частоты, указанная утечка становится слишком сильной нагрузкой для МОП-транзистора с уменьшающимся током стока, вследствие чего транзистор перестает выполнять функции ключа.

На чертеже приведена типовая зависимость ЧХ критического напряжения ЕКр (О для КМОП ИС от значения сопротивления внутренней утечки Пут.

Тактовые частоты измерений Екр определяются исходя из требуемого предельного значения выявляемого сопротивления утечки и точности измерительной аппаратуры. При выборке тактовых частот строится ЧХ Екр (f) для образца ИС без утечки, затем с ИС тем или иным способом вводится утечка с предельным значением сопротивления и оиовь строится ЧХ Е-Кр (f). По вновь построенной ЧХ находится частота f0, соответствующая выходу ЧХ на горизонтальный уровень. Нижнюю из тактовых частое fi зы- бирают меньше f0 настолько, чтобы выполнялось условие: Е кр (h) - Екр (fi) (5, где д - точность измерения ЕКр (см. фиг. 1). Верхнюю из тактовых частот f2 выбирают из условия f2 f0. При зтом разность Екр (fa) - Екр (fi) для конкретного типа ИС без утечек является стабильной величиной и принимается в качестве порога разбраковки ИС.

Способ был экспериментально проверен на ИС типа 564ЛН1, в которых все инверторы были включены последовательно, а наличие внутренних утечек имитировалось подключением резисторов к выходам внутренних инверторов. Контроль ИС показал, что при fi 500 Гц, f2 10 кГц, д 0.01 В и пороге разбраковки 0,3 В возможно выявление ИС с утечками сопротивлением до ЮМОм.

Формула изобретения

1.Способ контроля КМОП интегральных схем, включающий измерение минимального значения напряжения питания, при котором контролируемая интегральная схема сохраняет работоспособность, отличаю- щ и и с я тем, что, с целью повышения достоверности контроля путем выявления внутренних утечек, измеряют минимальные

значения напряжения питания, при которых контролируемая интегральная схема сохраняет работоспособность, при двух различных час отах подаваемых на интегральную схему нхолных сигналов, а о наличии утечек

судят по разности измеренных напряжений.

2.Способ по п. 1,отличающийся тем, что измерения проводят при частотах входных сигналов fi, f2, удовлетворяющих соотношению

h fo f i

где f0 - часто -а входных сигналов, еоотсе--- ствующая выходу на горизонтальный участок зависимости 1,р (f) для интегральной схемы с заданным сопротивлением утечки; Екр - минимальное значение напряжения питании, при котором интегральная схема сохраняет работоспособность;

f - частота входных сигналов, подаваемых но интегральную схему.

Изобретение может быть использовано для диагностики КМОП интегральных схем (ИС). Цель изобретения - повышение достоверности контроля за счет выявления внутренних утечек в ИС, Измеряют минимальные знамения напряжения питания, при которых контролируемая ИС сохраняет работоспособность, для двух различных частот подаваемых на ИС входных сигналов, по разности измеренных напряжений судят о наличии утечек. 1 з.п. ф-лы, 1 ил.