Устройство для контроля логических и временных параметров сигналов Советский патент 1992 года по МПК H03K5/19 

Изобретение относится к импульсной технике и может быть использовано для проверки логических состояний и временных параметров сигналов в электронных схемах в устройствах управления автоматическими линиями, синхронизированных с движением обрабатываемых изделий и технологическими процессами, требующими контроля временных интервалов.

Наиболее близким техническим решением является устройство для обнаружения потери импульса, содержащее триггер, блоки измерения интервалов времени и логические элементы И-НЕ. Блоки измерения интервалов времени выполнены в виде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме D-триггера, тактовый вход которого соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства. D- вход- с входом контролируемых импульсов, прямой выход триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с входом блока задержки импульса, а инверсный выход триггера - с вторым входом второго элемента И-НЕ, выход которого соединен с входом блока задержки паузы, выходы обоих блоков задержки соединены соответственно с входами третьего элемента И-НЕ, выход которого подключен к выходной шине. Блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И- НЕ, диод, конденсатор и резистор, причем вход блока подключен к входу элемента НЕ, выход которого подключен к первому входу элемента И-НЕ и к катоду диода, анод которого подключен к второму входу элемента И-ИЕ, к одному выводу резистора и первой обкладке конденсатора, вторая обкладка которого соединена к общей шине, другой вывод резистора подключен к шине питания, а выход элемента Й-ИН подсоединен к выходу блока задержки.

Недостатком известного технического решения является то, что в случае использования его для измерения логического состояния электронной схемы информация о наличии или отсутствии импульса не доступна для визуального наблюдения вследствие

слишком короткого импульса на выходе устройства. Невозможен визуальный контроль изменения логического состояния сигнала на входе устройства, невозможен

визуальный контроль обрыва входной цепи, вследствие чего невозможно контролировать наличие гальванического контакта устройства с проверяемой цепью. Низкое входное сопротивление ТТЛ-элемента сужает сферу применения устройства. Наличие одной времязадающей цепи позволяет фиксировать только один временный параметр. Блоки задержки импульса и паузы не позволяют контролировать короткие импульсы, вследствие чего становится невозможным контроль сигналов с отношением длительности импульса к длительности паузы значительно отличающимся от 0,5.

Целью изобретения является создание

устройства, позволяющее определять высокий и низкий логический уровень ТТЛ-логики, производить выявление недействительных уровней или отсутствие гальванической связи, контроль длительности импульсов и пауз по методу сравнения с эталоном и формирование выходного сигнала при условии, когда длительность контролируемого импульса превышает эталонную, плавное изменение эталонной величины в широких пределах, получение информации об изменении логического состояния на входе устройства, вывод всей полученной информации на индикацию, сохранение возможности использования в

технологических линиях.

Поставленная цель достигается тем, что в устройство, содержащее RS-триггер, имеющий входы для подачи устанавливающих и сбрасывающих импульсов, логические элементы И-НЕ, два блока изменения интервалов времени, выполненные в виде блока задержки импульса и блока задержки паузы, введены компаратор уровней, блок отображения изменения логических состояний,

триггеры фиксации выходных состояний и четыре элемента индикации. В устройство введены входная шина Сброс и выходная шина, кнопка Сброс, трехвходовый элемент И-НЕ с двумя входными шинами Запрет.

Блоки задержки импульса и паузы выполнены на одновибраторах, включающий узлы перестраиваемых времязадающих элементов, содержат трехвходовые элементы И-НЕ и инверторы. Узлы времязадающих элементов содержат магазин конденсаторов, диоды, переключатели, постоянные и переменные резисторы.- Компаратор уровней состоит из транзисторов, диодов, резисторов, двух логических элементов И-НЕ. Блок отображения изменения логических состояний представляет собой светодиоды, соединенные с токоограничительными резисторами. Выходная шина содержит переключатель и инвертор.

Входной компаратор имеет четыре выхода, Два выхода логического состояния подключены к R- и S-входам RS-триггера для подачи контролируемых импульсов, третий выход обрыв подключен к выходным ключам блоков задержки, выполненным на трехвходовых элементах И-НЕ и элементы индикации Обрыв

Устанавливающий четвертый выход компаратора подключен к входу запуска блока отображения излучения логических состояний, выход которого соединен с элементом индикации. Выходы блоков задержки импульса и паузы соединены с S-входами RS-триггеров, к инверсным выходам которых подключены элементы индикации. Прямые выходы через переключатели подключены к входу инвертора, выход инвертора соединен с шиной Выход, R-вхо- ды триггеров и всех одновибраторов соединены с входной шиной Сброс, параллельно которой подключена кнопка Сброс. Сигнал поступает на вход блока элемента задержки импульса или паузы, соединенный с входами одновибратора и элемента задержки, выполненный на двух последовательно соединенных инверторах. Выходы одновибратора. элемента задержки и шины сигнала Обрыв подключены к трехвходовому элементу И-НЕ Блоки времязадающих элементов подключены к специальным входам одновибраторов.

На чертеже представлена схема устройства для контроля логических и временных параметров сигналов.

Устройство содержит компаратор уровня 1, имеющий вход для подачи кот ролиру- емого сигнала, который соединен с шиной Вход 2 через резистор, предохраняющий входные каскады устройства от перегрузки, два эмиттерных повторителя, уменьшающих нагрузку на каскады источника контролируемых сигналов, логических элементов 1/1-НЕ 3,4 и диодов, обеспечивающих сдвиг пор га переключения логических элементов

И-НЕ 3,4. На выходе 5 логического элемента 3 формируется сигнал низкого уровня, если напряжение на шине 2 превышает 2,4 В. Этот сигнал подается на S-вход RS-триггера 6, состоящего из двух элементов И-НЕ 7,8, При напряжении на шине 2 компаратора 1 менее 0,4 В сигнал низкого уровня устанавливается на выходе 9 компаратора 1, который сбрасывает RS-тригтер б. Выходы

0 RS-триггера б соединены с блоками измерения временных интервалов iO,11. Блоки измерения временных интервалов состоят из элементов задержки, выполненных на одно- вибраторах 12,13 и элементах НЕ 14, 15, 16,

5 17. Выходы элементов 12,15 и 13,17 подключены соответственно к входам логических элементов 18,19. Выходы логических элементов 18,19 подключены к S-входам триггеров фиксации выходных состояний 20,21,

0 Инверсные выходы триггеров соединены с элементами индикации 22,23. Элемент индикации 22 сигнализирует наличие высокого уровня на входе компаратора 1 или о том, что длительность импульса превышает за5 данную величину. К выходу 24 логического элемента 4 через элемент НЕ 25 подключен элемент индикации Обрыв, который сигнализирует, что на входе компаратора 1 сигнал не является логическим уровнем.

0 Третий выход 24 компаратора 1 подключен к трехвходовому элементу И-НЕ 27 совместно с входными шинами Запрет 28,29. Выход логического элемента 27 через элемент НЕ 30 подключен к логическим элементам

5 И-НЕ 18,19. Узлы времязадающих элементов 31,32, состоящие из постоянных и пере- менных резисторов, магазина конденсаторов, переключателей и диодов подключены к элементам задержки 12,13.

0 Четвертый выход компаратора 1 вход 33 логического элемента 3 компаратора 1 соединен с входом блока отображения изменения логического состояния 34, который представляет собой одновибратор и времязада5 ющую RC-цепь. Выход блока 34 соединен с элементом индикации 35, который сигнализирует об изменении логического состояния сигнала на входе 2 компаратора 1. Прямые выходы триггеров фиксации выходного со0 стояния 20, 21 через переключатель 36 подключены к элементу НЕ 37, Выход элемента НЕ 37 соединен с шиной Выход 38. Все входы Сброс триггеров и одновибраторов 12, 13, 20. 21, 34 соединены через резистор

5 с шиной питания и подключены к шине Сброс 39, параллельно которой подключена кнопка Сброс 40.

Устройство в случае его использования в качестве прибора работает следующим образом.

На входы 28, 29 шин Запрет подается разрешающий высокий уровень в случае, если контроль сигнала разрешен, низкий уровень - если контроль запрещен, На шину 2 и вход компаратора 1 подаются контролируемые сигналы, если на входе установлен логический 0, на выходе 5 элемента 3 устанавливается логическая 1, а на входе 9 элемента 8 RS-триггера 6 логический 0. Тогда на входе блока задержки паузы 11 устанавливается логическая 1, которая запускает одновибратор 13. Навыходеодновибратора 13 устанавливается сигнал низкого уровня на время, обусловленное состоянием блоков времязадающих элементов 32. Сигнал того же уровня проходит через элемент задержки 16,17 и поступает на вход логического элемента 19. На второй вход элемента 19 поступает сигнал с выхода элемента 13. В результате на входе S-триггера 21 устанавливается высокий сигнал и триггер сохраняет предыдущее состояние, элемент индикации не горит. Если по истечении времени, определенного блоков времязадающих элементов 32 сигнал на входе компаратора не перешел в высокое состояние, на выходе одиовибратора 13 устанавливается сигнал высокого уровня, на входе триггера 21 устанавливается сигнал низкого уровня. Триггер 21 устанавливается в состояние логической 1 и загорается светодиод 23, что соответствует наличию потенциала низкого уровня на входе компаратора 1 или свидетельствует о том, что длительность паузы была больше заданной. На входе блока задержки 10 был установлен сигнал низкого уровня, при этом одновибратор 12 не срабатывает, а на выходе элемента задержки 14,15 установлен сигнал низкого уровня. Триггер 20 сброшен, элемент индикации 22 не светится. Если логический сигнал на входе 2 компаратора 1 перешел в высокое состояние, на выходе 5 элемента 3 устанавливается сигнал низкого уровня, а на входе 3 элемента 8 - высокого уровня. Запускается одновибратор 12 блока задержки 10, открывается логический элемент 18 (если длительность импульса оказалась больше заданной) и устанавливается триггер фиксации 20. Светится элемент индикации 22, что свидетельствует о наличии сигнала высокого уровня на входе 2 компаратора 1,

По переднему фронту сигнала высокого уровня на входе 33 логического элемента 3 запускается одновибратор 34 блока отображения изменения логического состояния. Элемент индикации Импульс 35 загорается и горит в течение 0,3 с, что позволяет оператору судить о прохождении импульса

или изменении логического состояния на контролируемой шине, Если на вход 2 компаратора уровня 1 подан сигнал, больший 0,4 В, но меньше 2В, на выходе 5 логического элемента 3 и выходе 9 компаратора 1 устанавливается логическая 1, а на выходе 24 логического элемента 4 логический 0. RS- триггер сохраняет предыдущее состояние, светится индикатор Обрыв, Сигнал низкого

0 уровня с выхода логического элемента 4 через логический элемент 27 и инвертор 30 поступает на входы логических элементов 18,19. На выходах этих элементов устанавливаются сигналы высокого уровня, и фик5 сация новых состояний происходит также, когда на шинах 28 или 29 находится сигнал низкого уровня. Перевод схемы в исходное состояние осуществляется нажатием кнопки Сброс. При этом сигнал низкого уровня

0 подается на входы Сброс всех триггеров и одновибраторов схемы. Установка задаваемых интервалов времени для блоков задержки импульса и паузы 10,11 осуществляется подключением необходимого

5 количества конденсаторов к соответствующим входам одновибраторов 12,13 при помощи переключателей, находящихся в блоках времязадающих элементов 31, 32. Плавная регулировка задаваемого времени

0 осуществляется переменными резисторами, находящимися в блоках 31, 32. Диоды, находящиеся в блоках времязадающих элементов 31, 32, служат для защиты одновибраторов от импульсов отрицательной

5 полярности, возникающих при подключении конденсаторов большей емкости к од- новибраторам 12,13.

При использовании предлагаемого устройства в системах автоматики оно работа0 ет аналогичным образом, но управление осуществляется подачей сигналов Запрет (если контроль не нужен) и Сброс - по внешним шинам 28, 29, 30. Выходная шина Выход 38 подключается переключателем

5 36 к прямому выходу триггера 20 или 21 в зависимости от того, какой параметр - длительность импульса или паузы необходимо контролировать.

Предлагаемое техническое решение по0 зволяет контролировать наличие или отсутствие импульсов заданной длительности, изменение логического состояния контролируемого сигнала, выявлять состояние контролируемой линии, отличающееся от

5 уровней ТТЛ-логики, произвольно изменять контролируемое время, измерять длительность импульсов в широком диапазоне интервалов времени, использовать устройство в качестве логического тестера при наладке схем ТТЛ-логики и в качестве

времяконтролирующего прибора в устройствах управления автоматическими линиями и процессами. Высокое входное сопротивление расширяет сферу применения устройства.

Формула изобретения 1. Устройство для контроля логических и временных параметров сигналов, содержащее триггер, шины Вход и Выход, эле- мент И-НЕ и блоки измерения импульса и паузы, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены компаратор состояний, три элемента НЕ, два триггера фиксации выходных состояний, элементы индикации Импульс, Обрыв, Логический 0, Логическая 1, две шины Запрет, шина Сброс, кнопка Сброс, переключатель и блок отображения изменения логических состояний, в качестве триггера используется RS-триггер, построенный на двух элементах И-НЕ, шина вход соединена с входом компаратора состояний, первый, второй выходы которого соединены соответственно с S- и R-входами RS-триггера, прямой и инверсный выходы которого соединены соответственно с входами запуска блоков измерения импульса и паузы, выходы которых соединены соответственно с S-входами первого, второго триггеров фиксации выходных состояний, прямые выходы которых соединены с входами переключателя, выход которого через первый элемент НЕ соединен с шиной Выход, третий выход компа- ратора состояний соединен с первым входом элемента И-НЕ и через второй элемент НЕ - с входом элемента индикации Обрыв, второй, третий входы и выход элемента И-НЕ соединены соответственно с первой, второй шинами Запрет и с входом третьего элемента НЕ, выход которого соединен с входами запрета блоков измерения

импульса и паузы, четвертый выход компаратора состояния соединен с входом запуска бл ока отображения измерения логических состояний, выход которого соединен с входом элемента индикации Импульс, инверсные выходы первого, второго триггеров фиксации выходных состояний соединены соответственно с входами элементов индикации Логическая 1 и Логический 0, шина Сброс соединена с входами сброса импульсов измерения импульса и паузы, с входом сброса блока отображения изменения логических состояний и с R-входами триггеров фиксации выходных состояний и через кнопку Сброс. - с общей шиной.

2.Устройство по п.1, о т л и ч а ю щ е е- с я тем, что каждый из блоков измерения импульса и паузы содержит одновибратор. два элемента НЕ, элемент И-НЕ и узел времязадающих элементов, содержащий магазин конденсаторов, переключатели, резистор, переменный резистор и диод, входы запуска, сброса, запрета и выход блока измерения соединены с входом сброса одно- вибратора, с первым входом элемента И-НЕ и с выходом элемента И-НЕ, второй вход которого соединен с инверсным выходом одновибраторэ, вход запуска которого соединен через два последовательно включенных элемента НЕ с третьим входом элемента И-НЕ, выходы узла времязадающих элементов соединены с времязадаю- щими входами одновибратора.

3.Устройство по п.1, о т л и ч а ю щ е е- с я тем, что блок отображения изменения логических состояний содержит одновибратор с времязадающей RC-цепыо, входы запуска, сброса и выход блока отображения изменения логических состояний соединены соответственно с входами запуска, сброса и инверсным выходом одновибратора с времязадающей RS-цепыо.

Использование: в импульсной технике для проверки логических состояний и временных параметров сигналов в электронных схемах в устройствах управления автоматическими линиями, синхронизированных с движением обрабатываемых изделий и технологическими процессами, требующими контроля временных интервалов. Сущность изобретения: в устройство, содержащее триггер 6, шину Вход 2, шину Выход 38, элемент И-НЕ 27 и блоки 10,11 измерения импульса и паузы введены компаратор 1 состояний, 3 элемента НЕ 37, 25, 30, 2 триггера 20, 21 фиксации выходных состояний, элементы 35, 26, 23, 22 индикации Импульс, Обрыв, Логический 0й и Логическая 1, 2 шины Запрет 28, 29, шину Сброс 39, кнопку Сброс 40, переключатель 36 и блок 34 отображения изменения логических состояний. В качестве