Устройство для обнаружения потери импульса Советский патент 1983 года по МПК H03K5/19 

2. .Устройство по п.- 1, отличающееся тем, что, блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И-.НЕ, диод, конденсатор и резистор, причем вход блока подключен К входу элемента НЕ, выход которого подключен к первому входу элемента

И-НЕ и к катоду диода,, анод которого подключен к второму входу элемента И-НЕ,к одному выводу резистора и первой обкладке конденсатора,вторая обкладка которого подсоединена к общей шкне,кру I гой вывод резистора подключен к шине питания,а выход элемента И-НЕ подсоединен к выходу блока задержки.

1.УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА, содержащее триггер, блоки измерения интервалов времени и три двухвходов;ых логических элемента И-НЕ, отличающе- е с я тем, что, с целью повышения достоверности обнаружения потери импульса, а также расширения функциональных возможностей путем обеспечения контроля длительности cciMoro )1мпульса, блоки измерения интервалов времени (выполнены в виде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме 1)-триггера, тактовый вход котоЪогп соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства, D -вход с входом контролируемых импульсов прямой выход триггера соединен с вторым входе первого элемента И-НЕ, выход которого соединен с входом блока Зсшержки импульса, а инверсный выход триггера- с вторым входом второго .элемента H-HEj выход которого соединен с входом блока задержки паузЫ, выходы обоих блоков задержки соединены соответственно с входами третьего элемента И-НЕ, выход которого подключен к выходной шине.

Изобретение относится к импульсной технике и может быть использовано в устройствах управления авто:матическими линиями, синхронизированных с движением обрабатываемых |на линиях изделий.

Известно устройство для обнаружения потери импульса,содержащее квазиселектор, подключенный к элементу И, триггер, элемейт задержки, вход которого объединен с входом квазиселектора и подключен к входной шине, а выход - к установочному входу триггера, соединённого с выходом и вторым входом элемента И DillНедостатком устройства является то, что, если после подачи питания на входную шину к нему не будут поступать импульсы вследствие неисправности генератора импульсов, то на выходе устройства не будет информации об аварии, т.ак как устройство переходит .в режим измерения только от входных импульбо-в.

Известно устройство для обнаружения потери импульса, содержащее триггер, блоки измерения интервалов времени, выполненные на квазиселекторах, и логические элементы И, НЕ и ИЛИ, соответственно соединенные между собой, причем выходы триггера соединены с входами квазиселекторов, а установочные входы триггера - с выходами элементов И Г2.

Недостатком этого устройства является то, -что Вслучае его использования в системах управления автоматическимй линиями, синхронизмроданных с движением обрабатываемых изделий, сигнал аварии на выходе будет появляться не только при неисправности источника импульсов, Мо и в случае остановок движения обрабатываемых из11елий и связанных с этими остановками перерывов в работ источника импульсов. Кроме того, устройство не реагирует на такую неисправйость источника импульсов, как появление на входе постоянного высокого уровня напряжения вместо импульсной последовательности.

Таким Образом, данное устройство не обеспечивает достаточной достоверности обнаружения потери импульса, выдачи сигнала с неисправности источника импульсов, а также контроля длительности самих импульсов.

Цель изобретения - повышение достоверности обнаружения потери импульса, а также обеспечение контроля длительности самого импульса.

Поставленная цель достигается тем, что в устройстве, содержащем триггер, блоки измерения интегралов времени и двухвходовые логические элементы И-НЕ, блоки измерения интервалов времени выполнены ввиде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме D-триггера, тактовый вход которого соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства, ) вход - с входом контролируемых импульсов, прямой выход триггера соединен с вторым в-ходом первого элемента И-НЕ, выход которого соединен с входом блока задержки импульса, а инверсный выход триггера - с вторым входом второго элемента И-НЕ выход которого соединен с входом блока задержки паузы, выходы обоих блоков задержки сое41инены соответственно с входами третьего, элемента И-НЕ, выход которого подключен к выходной шине.

Блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И-НЕ, диод, конденсатор и резистор, причем вход блока подключен к входу элемента НЕ и к катоду диода, анод которого подключен к второму входу элемента И-НЕ, к одному выводу резистора.и первой обкладке конденсатора, втора обкладка которого подсоединена к общей шине, другой вывод резистора. к шине питания, а выход элемента И-НЕ подсоединен к выходу блока за.Держки.

На чертеже представлена схема устройства для определения потери импульса.

Устройство содержит Р -триггер 1, имеющий вход .2 для подачи контролируемых .импульсов, и тактовый вход 3 для подачи разрушающего (или запрещающего ) сигнала, содержащий логические элементы И-НЕ 4-7, первы и второй логические элементы И-НЕ 8 и 9, третий логический элемент И-НЕ 10, два блока измерения интервалов времени, выполненных ввиде блока 11 задержки импульса, и блока 12 задержки паузы, из которых (верхний на чертеже ) включает в себя элементы НЕ 14 и Н-НЕ 15, диод 16, конденсатор 17-и резистор 18, а другой (нижний на чертеже f включает в себя элементыНЕ 19, И-НЕ 20, диод 21, конденсатор22 и резистор 23. Резисторы 18 (23) и конденсаторы 17 (22 ) образуют времязадающие цепи, причем блок задержки с резистором 18 и конденсатором 17 настроен на время задержки, нес солько большее времени длительности самого импульса, а блок задержки с резистором 23 и конденсатором 22 настроен на время задержки, несколько большее времени паузы между импульсами контролируемой последовательности. Диод 16 (21), включенный анодом в точку соединени резистора 18 (23J, конденсатора 17 (22 ) и второго входа элемента И-НЕ 15 (20J, а катодом - в точку соединения выхода элемента НЕ 14 (19) и первого входа элемента И-НЕ . 15 (20 ) необходим для разряда конденсатора 17 (22 ) через элемент. 14 (19 ) НЕ.

Устройство снабжено также выходнСй шиной 13, подключенной к выходу третьего элемента И-ЙЕ 10 и к выходу устройства,, тактовый вход 3 триггера объединен с первыми входами элементов 8 и 9, вторые входы которых соединены с выходами триггера, причем прямой выход триггера соединен с вторым входом элемента 8, выход которого соединен с блоком 11 задержки импульса, настроенным на контроль длительности импульса, а инверсный выход триггера соединен с вторым входом элемента 9, выход которого соединен блоком 12 задержки паузы, настроенным на контроль длительности паузы между двумя импульсами. Кроме того, выходы обоих блоков задержки соединены с входами выходного логического элемента 9, выход которого подсоединен к выход-, ной шине.

Устройство, в случае его использования в системах управления автоматических линий, синхронизированных с движением обрабатываемых изделий, работает следующим образом.

На вход 3 триггера подается разрешающий высокий уровень напряжения (логической 1 ), что происходит при

движении обрабатываемых на линии изделий, или запрещающий низкий уровень (логического О , что происходит при перерывах в движении изделий.

На вход 2 подаются контролируемые импульсы. При наличии на входе 3 запрещающего сигнсша состояние триг- . гера 1 и всего устройства не зависит от состояния входа 2, а на вы0ходе 13 также имеется сигнал логического О, так как запрещающий сигнал одновременно поступает на первые входы элементов 8 и 9, тогда на выходах элементов 14 и 19 также имеется логический О, а конден5саторы 17 и 22 разряжены.

При подаче на вход 3 разрешающего уровня напряжения у элементов 8 и 9 открыты первые входы, а вторые входы этих элементов будут откры0ваться поочередно, в зависимости от состояния триггера, которое, в свою очередь, изменяется в зависимости от наличия на входе 2 импульса или паузы. При наличии на входе 2 импуль5са триггер находится в единичном состоянии, -на выходе элемента 14 уровень логической 1, происходит заряд конденсатора 17 через резистор 18, на первом входе элемента

0 15 - уровень логической 1.

В случае, когда длительность импульсов не превышает заданную величину, элемент IS не открывается по второму входу, и на выходе 13

5 состояние не изменяется. Если же длительность импульса будет больше величины времени задержки верхней по чертежу схемы, то элемент 15 открывается по второму входу, а на выходе 13 появится сигнал «еисправнос0ти логической 1, который будет присутствовать до окончания импульса на входе 2.

После окончания импульса триггер изменит свое состояние на противо5положное, верхняя по чертежу схема задержки сигнала будет находиться в режиме подготовки к измерению длительности следующего импульса, а нижняя по чертежу схема задержки 0в режиме измерения длительности паузы между двумя импульсами. Работа нижней схемы задержки аналогична работе верхней схемы, разница только в величинах интервалов време5ни, на которые настроена каждая из схем.

В случае остановок движения обрабатываемых на автоматической линии изделий происходят перерывы в работе

0 источника импульсов, поступление которых на вход 2 устройства прекращается, и сигналы на выходе устройства при этом отсутствуют.

Технико-экономические преимущества данного устройства перед извест5

51046925

ными заключаются в повышении досто-. чивает при использовании данного

верности обнаружения потери импуль-устройства в системе управления авса н подачи сигнала о неисправности,томатической линии точность работы

а также в обеспечении контроля .ее устройств и механизмов, сокращедЛйтельности импульсов, что обеспе-ние числа отказов в работе.