Умножитель частоты Советский патент 1992 года по МПК H03K5/156 H03B19/10 

z;

fe

Использование: умножитель частоты относится к импульсной технике и может использоваться в устройствах автоматики и измерительной технике. Сущность изобретения: устройство содержит: входную шину 1, шину 2 опорной частоты, выходную шину 3. триггеры 4,5, элемент 6 ИСКЛЮЧАЮЩЕЕ ИЛИ, реверсивный счетчик 7, счетчик 8, делители 9, 10 частоты, элемент И 11, 7 ил.

oj

VI 00

,°° М

Фиг./

Предлагаемое изобретение относится к радиотехнике и импульсной техники и может быть использовано в устройствах автоматики и вычислительной техники.

Известен умножитель частоты, содер- жащий первый и второй счетчики, элемент сравнения, входы которого подключены в выходам счетчиков, первый и второй делитель частоты, триггер, элемент ИЛИ, элемент И, первый вход которого подключен к выходу триггера, а выход - к первому входу элемента ИЛИ.

Недостатком известного устройства является его сложность, в частности, необходимость в пяти счетчиках и в специфи- ческом генераторе опорной частоты.

Наиболее близким по технической сущности к заявляемому является умножитель частоты, содержащий счетчик, вход которого подключен к шине опорной частоты, ре- версивный счетчик, элемент сравнения, первая и вторая группы входов которого подключены соответственно к информационным выходам счетчика и реверсивного сметчика, первый делитель частоты, выход которого подключен к счетному входу реверсивного счетчика, второй делитель частоты, вход которого подключен к выходу элемента сравнения и к выходной шине, первый триггер, установочный вход которо- го подключен к выходу второго делителя частоты, второй триггер, элемент И, первый вход которого подключен к входной шине, элемент ИЛИ, первый вход которого подключен к выходу элемента И.

Недостатком известного устройства является низкая надежность работы умножителя частоты. Действительно, это устройство требует фазирования элементов устройства внешним сигналом. В процессе работы фазирование может быть нарушено, например, из-за воздействия помехи в виде ложного импульса входной частоты, на счетный вход триггера 7. При этом без повторного внешнего фазирования нарушается функционирование устройства. Подобное происходит и при резком изменении входной частоты. Фазирование внешним сигналом требуется и при подаче питающего напряжения.

Другим недостатком известного устройства является неравномерность импульсов выходной частоты, т.к. из выходной последовательности импульсов могут циклически вырезаться импульсы, совпадающие по времени с импульсами входной частоты.

Цель изобретения - повышение надежности функционирования и обеспечение равномерности выходной частоты.

Поставленная цель достигается тем, что умножитель частоты, содержащий счетчик, вход которого подключен к шине опорной частоты, реверсивный счетчик, элемент сравнения, первая и вторая группы входов которого подключены соответственно к информационным выходам счетчика и реверсивного счетчика, первый делитель частоты, выход которого подключен к счетному входу реверсивного счетчика, второй делитель частоты, вход которого подключен к выходу элемента сравнения и к выходной шине, первый триггер, установочный вход которого подключен к выходу второго делителя частоты, второй триггер, элемент И, первый вход которого подключен к входной шине, элемент ИЛИ, первый вход которого подключен к выходу элемента И, снабжен элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу разрешения счета реверсивного счетчика, а первый и второй входы подключены соответственно к выходам первого и второго триггеров, при Этом информационные входы счетчика под-- ключены к информационным выходам реверсивного счетчика, счетный вход второго- триггера подключен к входной шине, выход элемента И подключен к установочному входу второго делителя частоты, а второй вход подключен к выходу первого триггера, счетный вход которого подключен к выходу второго триггера и к входу направления счета реверсивного счетчика, а информационный вход подключен к шине логического нуля, выход и второй вход элемента ИЛИ подключены соответственно к входу записи и к выходу переноса счетчика.

На фиг. 1 изображена функциональная схема умножителя частоты, на фиг. 2, 3,4, 5, 6, 7 - временные диаграммы работы устройства.

Умножитель частоты содержит входную шину 1, шину 2 опорной частоты, выходную шину 3, триггеры 4,5, элемент б, ИСКЛЮЧАЮЩЕЕ ИЛИ, реверсивный счетчик 7, счетчик 8, делители частоты 9,10, элемент 11 И, элемент 12 ИЛИ и элемент 13 сравнения. Входная шина 1 подключена к счетному входу триггера 4 и к первому входу элемента 11 И. Выход триггера 4 подключен к счетному входу триггера 5, к первому входу элемента 6 ИСКЛЮЧАЮЩЕЕ ИЛИ и к входу направления счета реверсивного счетчика 7, Выход триггера 5 подключен к вторым входам элементов 6, 11, S-вход подключен к выходу делителя 10 частоты, а D-вход - к шине логического 0й. Вход разрешения счета реверсивного счетчика 7 подключен к выходу элемента 6, счетный вход к выходу делителя 9 частоты и информационных выходов гтп-яключены к соответствующим информационным входам счетчика 8 Кроме того, выходы п-1 старших разрядов реверсивного счетчика 7 подключены к п-1 младших разрядов группы входов А элемента 13, при этом старший разряд группы подключен к шине логического О. Информационные выходы счетчика 8 подключены к группе входов В элемента сравнения 13. Шина 2 опорной частоты подключена к счетным входам делителя 9 частоты и счетчика 8, выход переноса которого подключен к первому входу элемента 12 ИЛИ, а вход записи к выходу элемента 12. Выход элемента 11 подключен к второму входу элемента 12 и к установочному входу делителя 10 частоты, счетный вход которого подключен к выходу элемента 13 сравнения и к выходной шине 3.

Устройство работает следующим образом. На эпюрах фиг. 2 сверху вниз изображено: 1 - импульсы входной частоты; 4,5.11 - выходные сигналы соответственно триггеров 4, 5 и элемента 11 И; 8 - сигнал на выходе переноса счетчика 8; 8 - содержимое счетчика 8, т е. текущее значение его кода; 13,10,12-выходные сигналы соответственно элемента 13 сравнения, делителя 10 частоты и элемента 12 ИЛИ,

На эпюрах фиг. 3, 4, 5, 6, 7 сверху вниз изображено: 1 - импульсы входной частоты; 4, 10, 5, 11,6- выходные сигналы соответственно триггера 4, делителя 10 частоты, триггера 5, элемента 11 И, и элемента 6 ИСКЛЮЧАЮЩЕЕ ИЛИ.

На счетный вход счетчика 8 поступает опорная частота f0. Счетчик 8 работает на вычитание, и в момент обнуления на его выходе переноса формируется импульс, который через элемент 12 поступает на вход записи. В результате в счетчик 8 запишется код Z реверсивного счетчика 7. Далее, содержимое счетчика 8 уменьшается и при поступлении на его счетный вход Z импульсов произойдет вновь обнуление счетчика 8 и запись в него кода Z. Очевидно,, что частота fi на выходе переноса счетчика 8 составит:

f 1°

z

О)

На входы В элемента 13 сравнения поступает линейно изменяющийся код счетчика 8, а на входы А поступит код NA Z/2. Поэтому на выходе больше элемента 13 будет сигнал типа меандра с частотой fi (см. фиг 2). Поэтому для выгодной частоты устройства можно записатьfo

(2)

Эта частота поступает на делитель 10, коэффициент деления которого равен требуемому коэффициенту умножения KY устройства. Импульсы входной частоты fBX с шины 1 5 поступают на счетный вход триггера 4, который срабатывает по спаду (заднему фронту) этих импульсов. По спаду выходного сигнала триггера 4 триггер 5 устанавливается в О по С-входу, а по S-входу устанавливает0 ся в 1 импульсами делителя 10 частоты.

ЕслиfBbix KY -fax,(3)

то триггеры 4, 5 работают синхронно и син- фазно.

Импульсы входной частоты, поступаю5 щие в моменты ti. t3, ts обязательно проходят через элемент И и фазируют счетчик 8 и делитель 10, т.е. записывают в них соответственно z и ky. В моменты t2, импульсы через элемент 8 могут проходить в том слу0 чае, когда триггер 5 будет устанавливаться в 1 несколько раньше, нежели триггер 4. На фиг. 2 изображен случай, когда в 1 устанавливается раньше триггер 4, поэтому в моменты т.2, и на выходе элемента 11 им5 пульсы отсутствуют. Добавим, что при условии (3) это принципиального значения не имеет.

Поскольку выполняется (3), то выходные импульсы делителя 10 совпадают с входны0 ми импульсами fax с точностью, определяемой заданной дискретностью, в первую очередь частотой f0 и разрядностью счетчиков 7, 8 и элемента 13. Практически полного совпадения не будет и пусть в момент t3

5 входной импульс поступает раньше выходного импульса делителя 10. Код счетчика 8 ё этом случае не успеет обнулиться, и в него будет записан исходный код. Таким образом, на выходе переноса счетчика 8 импульс

0 не сформируется, т.е. как и в прототипе наблюдаются циклические пропуски импульсов Однако, на выходе элемента 13 подобного пропуска не наблюдается, и, следовательно, предлагаемое устройство обес5 печивает равномерность импульсов выходной частоты,

На выходе элемента 12 указанный пропуск восполняется импульсом входной частоты. В момент т.5 изображен случай, когда

0 счетчик 8 и, следовательно, делитель 10 успевают сформировать выходные импульсы. В результате на выходе элемента 12 ИЛИ в окрестностях момента ts могут присутствовать два импульса. Поэтому выходной сиг5 нал элемента 12 не может быть выходом устройства.

При выполнении (3) - установившийся режим - код г не изменится, так как сигнал на выходе элемента 6 равен 0, и работа реверсивного счетчика 7 запрещена (см.

фиг. 3 с момента ti по момент 1з). После момента t3 входная частота увеличивается, т.е. т.4 - -12. Поэтому триггер 4 установится в 1 (момент t4) раньше, чем триггер 5 (момент ts), т.к. в этом интервале

1ВЫХ

fi

вх.

На выходе элемента 6 сформируется импульс длительностью ATi

ATi TBX-T,

вых

- Тех - Kv Т

вых ,

где Тех - период входной частоты,

Твых - период выходной частоты. В интервале ДТ потенциал 1 с выхода элемента 6 разрешает работу реверсивного счетчика 7, на счетный вход которого поступает частота коррекции fk

f° fk ттKy

(4)

где Ку - коэффициент деления делителя 9, также равный коэффициенту умножения.

Поскольку на вход направления счета реверсивного счетчика поступает 1, то он работает на вычитание и, после чего в нем устанавливается код zi

zi z - Azi z - ДТ1 Ь- z - ДТ1 -fk.

Теперь

f° - i, . -ky fe

Покажем, что частота тк, формируемая делителем 9 является оптимальной.

Частота f 1 выходных импульсов делителя 10 составляет

f: fa

или с учетом (2)

f1

Kvz

А период этой частоты составит

т -%т-

В установившемся режиме

вх

Т

kyz

fo

(В)

В случае же нарушения (3) появляется необходимость коррекции, т.е. на основании (4) можно записать

т1+дт М%+Аг).

TO

(6)

Вычитая (4) из (6) получим

ДТ Дг;Дг ДТ

0

Выражение (7) означает, что при использо- 10 вании частоты f k достаточно лишь однократной коррекции для восстановлейия условия (3). При этом предполагается

15

Т1 ДТ Тв

(8)

На фиг. А в интервале ti -13 - установившийся режим, а с момента 1з fax уменьшилась, Поскольку теперь Т1 Твх, то в 1 триггер 5 установится в момент t4 раньше, чем триггер 4 (момент ts). Имеем, что

ДТ2 t4 - t5.

В интервале ДТ2 с выхода элемента 6 поступает потенциал разрешения счета реверсивным счетчиком 7, а, поскольку, в этом интервале на входе напряжения счета О, то реверсивный счетчик 7 работает на сложение, увеличивая z и уменьшая твых

22 Z + Д22

. z + Дт2 Ј г + ДТ2 -fk . (9)

Нарушения условия (8) может быть при многообразном многократном изменении входной частоты или сразу после включения устройства - подачи на него напряжения питания. В этом случае в реверсивном счетчике 7 устанавливается случайное значение z

На фиг. 5 изображен случай, когда с момента ti период Ti в несколько раз меньше периода Твх

45

Твх t4- ti;

T1 .

0

5

В этом случае однократной коррекции, в интервале t2 -14 может оказаться недостаточно, и в интервале ts - te происходит уточнение коррекции (возможно с изменением знака).

На фиг. 6 изображен случай, когда С момента ti период Т1 в несколько раз больше периода ТВх. Коррекция производится в течение нескольких периодов входной частоты.

На фиг. 7 изображен случай, когда в установившемся режиме, в момент t2 приходит помеха, в виде ложного импульса входной частоты. В этом случае, через один-два периода входной частоты устройство вновь выходит на установившийся режим.

Таким образом, предлагаемый умножитель частоты автоматически выходит на рабочий режим после воздействия помех, при скачкообразном изменении входной частоты и сразу после включения. При этом обес- печивается большая, в сравнении с прототипом, равномерность импульсов выходной частоты.

Имея указанные выше преимущества, предлагаемое устройство, вместе с тем, не является более сложным в сравнении с прототипом. Действительно, вновь вводимый элемент 6 ИСКЛЮЧАЮЩЕЕ ИЛИ. реализуется на двух элементах И и одном элементе ИЛИ. Входы одного из этих элементов И подключены соответственно к прямому и инверсному выходам триггеров 4, 5, а входы другого элемента И - к вторым выходам этих триггеров. Выходы И через элемент ИЛИ подключены к входу разрешений счета реверсивного счетчика 7

Более того, на реализацию предлагаемого умножителя частоты потребуется меньше аппаратных затрат за счет сокращения разрядности элемента 13 сравнения. Действительно, без ущерба для точности умножения, на входы элемента сравнения можно не подключать несколько младших разрядов счетчиков 7, 8. Последствием будет лишь возможное изменение скважности, Q выходной частоты, т.е нарушится условие Q Ч2, свойственное для сигнала меандр. Ограничением для снижения разрядности элемента 13 сравнения является условие

NM р. z, где NM р - емкость младших разрядов, не используемых элементом сравнения.

Промышленностью не выпускаются нереверсивные счетчики, работающие на вычитание. Поэтому обычно в подобных случаях используют микросхемы реверсивных счетчиков, что приводит к усложнению и удорожанию аппаратуры.

В предлагаемом умножителе частоты счетчик 8 может работать на сложение, т.е. можно использовать, например, микросхему К555ИЕ15. Для этого дополнительно следует ввести следующие изменения: вход разряда Ап элемента 13 подключить к логической 1, а вход направления счета реверсивного счетчика 7 подключить к инверсному выходу триггера 4.

Теперь выражение (2) для выходной частоты примет вид

fo

febix (Ю)

(11)

No-Z

5 где No - емкость счетчиков 7, 8.

Выражение (б), (7) соответственно примут вид

T +AT-l y))

fo 0

-Az АТ -fk,(12)

Формула изобретения Умножитель частоты, содержащий счетчик импульсов, счетный вход которого сое- 5 динен с шиной опорной частоты, выходы поразрядно соединены с первой группой входов элемента сравнения кодов, выход которого соединен с выходной шиной и с тактовым входом первого делителя частоты,

0 выход которого соединен со входом запуска первого триггера, установочный вход - с первым входом элемента ИЛИ и с выходом элемента И, второй триггер, второй делитель частоты, выход которого соединен со

5 счетным входом реверсивногс счетчика импульсов, и шину входной частоты, отличающийся тем, что, с целью повышения надежности функционирования при одновременном повышении равномерности вы0 ходной частоты, в него введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом разрешения счета реверсивного счетчика импульсов, вход направления счета которого соединен с пёр5 вым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с тактовым входом первого триггера, информационный вход которого подключен к общей шине, и с выходом второго триггера, счетный вход которого соединен с ши0 ной входной частоты и с первым входом элемента И, второй вход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с выходом первого триггера, тактовый вход второго делителя частоты со5 единен со счетным входом счетчика импульсов, вход записи которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом переноса счетчика импульсов, информационные входы которо0 го соединены поразрядно с выходами реверсивного счетчика импульсов и со сдвигом на один разряд в сторону старших разрядов с младшими разрядами второй группы входов элемента сравнения кодов,

5 старший разряд которой соединен с общей шиной,

9}

;

ъ

т

i I Г

I I Г

ft

г roi

HJlJlJ JnJlJlJ JlJTJl

I Г I I I 1 Г ii

-Lh,n

J M0

/

I I Г

I I I I 1 Г

9

TU

.s

L

r/

AL8L8Z.I

П I J L

I I I I I I I I I I I

Li

I f t

Фиг. 6