Устройство синхронизации Советский патент 1992 года по МПК H04L7/33 

(Л

С

Изобретение относится к электросвязи и может быть использовано в системах тактовой синхронизации систем передачи дискретной информации. Цель изобретения - сокращение времени вхождения в синхронизм за счет использования переменного модуля усреднения ходов синхронизации в соответствии с принятой реализацией сигнала, Устройство синхронизации содержит блок выделения значащих моментов, задающий генератор, первый элемент И, делитель на два, второй элемент И, третий счетчик, реверсивный счетчик, накапливающий сумматор, первый счетчик, первый элемент ИЛИ, первый вычитающий счетчик, элемент задержки, третий элемент И, четвертый элемент И, первый триггер, второй вычитающий счетчик, второй элемент ИЛИ, второй триггер, делитель и ждущий мультивибратор. На основе использования переменного модуля при усреднении кодов ошибки синхронизации на интервале измерения для вычисления математического ожидания сокращается время вхождения в синхронизм. 3 ил.

Изобретение относится к электросвязи и может быть использовано в системах тактовой синхронизации систем передачи ди- скетной информации.

Цель изобретения - сокращение времени вхождения в синхронизм.

На фиг.1 представлена структурная схема устройства синхронизации; на фиг.2 - схема накапливающего сумматора; на фиг.З -временныедиаграммы, поясняющие работу устройства,

Устройство содержит блок 1 выделения значащих моментов, задающий генератор 2, первый элемент И 3, делитель на два 4, второй элемент И 5. третий счетчик 6. реверсивный счетчик 7, накапливающий сумматор 8, первый счетчик 9, первый элемент ИЛИ 10, первый вычитающий счетчик 11, элемент задержки 12, третий элемент И 13, четвертый элемент И 14, первый триггер 15,

второй счетчик 16, второй вычитающий счетчик 17, второй элемент ИЛИ 18, второй триггер 19, делитель 20 и ждущий мультивибратор 21, причем в состав накапливающего сумматора 8 входит первый и второй буферные регистры 8.1 и 8.2 и сумматор 8.3.

Устройство синхронизации работает следующим образом.

Информационная последовательность импульсов (фиг.З,а) поступает на вход блока выделения значащих моментов 1, который выделяет значащие моменты информационного сигнала (фиг.З,б).

Предположим, что момент начала приема информационного сигнала не совпадает со значащим моментом последовательности импульсов, т.е. имеет место ошибка синхронизации. На вход прямого счета реверсивного счетчика 7 через

vj со

00 СА)

5

открытый первый элемент ИЗ (триггер 15 в исходном положении находится в состоянии О) начинают поступать импульсы с выхода делителя 20. В момент перехода огибающей входного информационного сигнала через 0 (значащий момент последовательности) на выходе блока выделения значащих моментов 1 появляется короткий импульс (фиг.3,6), поступающий на управляющие входы последовательной записи .второго счетчика 16 И и накапливающего сумматора 8, на информационные входы параллельной записи которого поступают коды временного положения с выходов реверсивного счетчика 7 (фиг.3,в,г,д). В первый буферный регистр 8.1 накапливающего сумматора 8 запишется соответствующий код временного положения данного импульса, а во второй буферный регистр 8.2 запишется начальный нулевой код. Код временного положения (в нашем примере 110) складывается в сумматоре 8.3 с кодом из второго буферного регистра 8.2 и на выходах накапливающего сумматора 8 появляется суммарный код (в данном случае 110+000 110).

На следующем интервале измерения в информационной последовательности переход через ноль отсутствует (фиг.3,а), следовательно, на выходе блока 1 импульс не появляется. Состояние накапливающего сумматора остается прежним (110).

На третьем интервале измерения на выходе блока 1 выделения значащих моментов вновь появится короткий импульс, под действием которого произойдет запись соответствующих кодов в накапливающий сумматор 8 и счетчик 16. Так как фазовая расстройка остается постоянной, то и код временного положения значащего момента не изменится (110). В блоке 8 новый код 110 с выхода сумматора 8,3 переписывается во второй буферный регистр 8.2. В сумматоре 8.3 произойдет сложение кодов 110+110 1100 и новый код 1100 появится на выходе накапливающего сумматора 8.

Нё четвертом интервале измерения под действием очередного импульса, соответствующего значащему моменту входной последовательности,произойдет суммирование кодов 1100+110 10010 в блоке 8,

Интервал усреднения ошибки синхронизации выбирается исходя из помеховой обстановки в канале и требуемым временем поиска (аналогично выбору емкости реверсивного счетчика в аналоге). Для определен- ности будет считать, что интервал усреднения равен четырем интервалам измерения, т.е. . В конце каждого интервала измерения на выходе прямого переноса реверсивного счетчика 7 появляются импульсы (фиг.Зе), которые суммируются счетчиком 9. После четырех импульсов на

выходе счетчика 9 появляется импульс переполнения (фиг.3,к). Этот импульс является начальным моментом работы устройства синхронизации в режиме коррекции ошибки синхронизации.

0 Под действием импульса переполнения второй триггер 19 устанавливается в единицу. По переднему фронту единичного сигнала с выхода второго триггера 19 происходит перезапись суммарного кода (10010)

5 с выхода накапливающего сумматора 8 в первый вычитающий счетчик 11, перезапись состояния второго счетчика 16 во второй вычитающий счетчик 17 и открывается четвертый элемент 2 И 14. Для организации

0 перезаписи информации из счетчика 16в счетчик 17 используется ждущий мультивибратор 21, формирующий короткий импульс управления из переднего фронта положительного импульса на выходе триггера 19,

5 который проходит через второй элемент ИЛИ 18 науправляющий вход параллельной записи второго вычитающего счетчика 17. Двоичное число - количество значащих моментов на интервале усреднения оказыва0 ется записанным в обоих счетчиках 16 и 17. Тактовые импульсы с выхода задающего генератора 2 через открытый элемент И 14 поступают на счетные входы первого вычитающего счетчика 11 и второго вычитаю5 щего счетчика 17. В результате взаимодействия этих элементов выполняется операция деления двоичного числа 10010, записанного в счетчике 11 на двоичное число 011, записанное в счетчике 16.

0 Результат деления записывается в третий счетчик 6. Деление происходит следующим образом. В результате синхронного вычитания из счетчиков 11 и 17 их состояние уменьшается. Поскольку в счетчике 11 запи5 сано делимое, а в счетчике 17 - делитель, то состояние последнего раньше чем состояние счетчика 11 станет равным нулю. В этот момент на выходе счетчика 17 появляется импульс переноса, под действием которого

0 во второй раз перепишется состояние счетчика 16 в счетчик 17, а в счетчик 6 запишется двоичное число 001. Начинается второй цикл вычитания. После второго импульса переноса на выходе счетчика 17 в счетчик 6

5 запишется двоичное число 010, а в счетчик 17 в очередной раз перепишется состояние счетчика 16 и т.д. Процесс деления будет продолжаться до полного обнуления счетчика 11, после чего на его выходе переполнения появится импульс переноса, который

возвращает в исходное состояние триггер 19. В счетчике 6 оказывается записанным число усредненных код ошибки синхронизации (в данном случае 110). После окончания процесса деления на выходе элемента задержки 12 появится импульс переполнения, под действием которого усредненный код ошибки синхронизации переписывается в реверсивный счетчик 7. Если на выходах реверсивного счетчика 7 присутствует код отличный от нуля, то имеет место фазовая ошибка $ 0. Если .0, то элемент 2И 13 остается закрытым, т.к. на всех входах первого элемента ИЛИ 10 присутствуют логические нули. Если А л 0 импульс пере- полнения через открытый элемент 2 И 13 поступает на вход установки в 1 триггера 15 и устанавливает его в единичное состояние. Элемент И 3 закрывается, а второй элемент И 5 открывается. Импульсы с выхо- да делителя 20 начинают поступать на вход обратного счета реверсивного счетчика 7 через открытый второй элемент И 5. Начинается режим коррекции ошибки синхронизации величиной 6 долей элементарной посылки. После прохождения шести импульсов на вход обратного счета реверсивного счета 7, на выходе обнуления последнего появляется импульс. Под действием этого импульса триггер 15 и счетчик 16 устанавливаются в исходное нулевое состояние, а вся информация, записанная в накапливающем сумматоре 8 и счетчике 6 стирается. Счетчик 9 после формирования импульса будет находиться в исходном со- стоянии, т.к. он работает циклично. Режим коррекции окончен, Начинается новый цикл измерения ошибки синхронизации.

Таким образом, в предлагаемом устройстве точность коррекции фазы принима- емого колебания под опорные не зависит от информационного параметра сигнала. Действительно, на интервале измерения отсутствовал один значащий момент во входном сигнале. В прототипе это приводит к увеличению времени поиска режима синхронизма, а в предлагаемом устройстве время поиска остается постоянным и минимальным, т.к. усреднение значения фазы сигнала осуществляется с учетом количест- ва принятых значащих моментов входного сигнала.

Формула изобретения

Устройство синхронизации, содержащее задающий генератор, последовательно

5 10 15 20 25 30 35

40 5 0

5

соединенные реверсивный счетчик, элемент ИЛИ, первый элемент И и триггер, прямой и инверсный выходы которого соединены соответственно через второй и третий элементы И со входами обратного и прямого счета реверсивного счетчика, выходы которого соединены с соответствующими входами накапливающего сумматора, к информационному входу которого подключен выход блока выделения значащих моментов, нулевой вход накапливающего сумматора соединен с другим входом триггера и с выходом обратного переноса реверсивного счетчика, выход старшего разряда которого соединен с входом делителя на два, а выход прямого переноса реверсивного счетчика соединен с входом первого счетчика, другие входы второго и третьего элементов И соединены между собой, а вход предварительной записи реверсивного счетчика соединен с вторым входом первого элемента И, отличающееся тем, что, с целью сокращения времени вхождения в синхронизм, в него введены первый и второй вычитающие счетчики, второй и третий счетчики, дополнительные триггер, элемент ИЛИ и элемент И. ждущий мультивибратор, элемент задержки и делитель частоты, при этом выход задающего генератора через делитель частоты соединен с соответствующими входами второго и третьего элементов И, выходы накапливающего сумматора соединены с соответствующими входами первого вычитающего счетчика , выход обратного переноса которого соединен с входом установки нуля дополнительного триггера, вход установки единицы которого соединен с выходом первого счетчика и через элемент задержки - с входом предварительной записи реверсивного счетчика и с вторым входом первого элемента И, нулевые входы второго и третьего счетчиков соединены между собой и с выходом обратного переноса ревер- сивного счетчика, выход задающего генератора соединен с первым входом дополнительного элемента И, выход которого соединен со счетными входами первого и второго вычитающих счетчиков, выход дополнительного триггера соединен со счетным входом первого вычитающего счетчика, со вторым входом дополнительного элемента И и с входом ждущего мультивибратора, выход которого через дополнительный элемент ИЛИ соединен со счетным входом второго вычитающего счетчика, выход которого соединен с другим входом дополнительного элемента ИЛИ и со счетным входом третьего счетчика, выход блока выделения значащих моментов соединен со счетным входом второго счетчика, выходы которого соединены с соответствующими входами второго счетчика соединены с соответствующими вычитающего счетчика, а выходы третьего входами реверсивного счетчика.

Фиг. /

-

П

и

г

4ш. «-- Ц---Д

as

аг

t

i

(

,j

Й/г /

дУ

lf-1

JlJггlXlJlJlJlJllJlJялJглJlJl.

е

П П П П

.сериям 48инл&№ Ј 1

П

р

ЛDИ

Раг.З