Устройство аналого-цифрового преобразования Советский патент 1983 года по МПК H03K13/02 

мого делителя частоты, третий управляющий вход - с третьим управляющим входом второго сумматора и с выходом распределителя импульсов , первый вход которого соединен с третьим выходом блока управления и с первым входом управляемого делителя частоты, второй и третий входы которого соответственно соединены с суммирующими и вычитающими входами первого, второго и третьего реверсивных счетчиков и с первым и вторым входами элемента ИЛИ, третий вход которого соединен с шиной Пуск, а выход - с первым входом второго триггера, второй вход которого соединен с первым выходом первого цифрового компаратора, первый выход соединен Со вторым входом блока управления , а второй выход - с третьим . входом блока управления- и с вторым входом распределителя импульсов, трет тий вход которого соединен с выходом счетчика и с четвертым входом блока управления, четвертый выход которого ,

соединен со вторым управляющим входом регистра.ошибки и с третьим управляющим входо.м регистра результата,

пятыйвыход соединен с четвертым управляющим входом первого сумматора, шестой выход - с четвертым входом

счетчика, пятый вход которого соеди- нрн с выходом второго реверсивного счетчика, первый вход которого соеди-. нен с первыми входами первого и третьего реверсивных счетчиков, выход последнего соединен с первым входом второго счетчика сдвигов, второй вход которого соединен с выходом элемента И, третий вход - с седьмые выходом блока управления, а выход - со вторыми управляющими входами первого и второго регистров памяти, при этом

Третий вход первого счетчика сдвигов соединен с восьмым выходом блока управления, девятый выход которого соединен с управляющими входами первого .и второго цифровых компараторов..

УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ, содержащее преобразователь напряжение-код, первый вход которого соединен с входной шиной, второй вход - с выходом элемента И, кодовые выходы - с первой группой кодовых входов первЬго сумматора кодовые выходы Kotoporo соединены с кодовыми входами регистра ошибки, выход которогр соединен с кодовыми входами первог и второго цифровых компараторов первые вы;ходы котЬрых соединены с Первым управляющим входом регистра результата, а- 1вторые выходы - сортветственно с суммирующим и вЫчИтаю-щим входами первого реверсивного счетчика, первый вход которого соединен с первым выходом блока управления , выход соединен с первым входом первого счетчика Сдвигов и с первым входом счетчика, вtapoй вход и выход которого соответственно соединены с первым и вторым входами элемента И . а третий вход соединен с вторым выг ходом блока управления и с вторым входом первого счетчика сдвигов, выход , которого соединен с вторым управляю- , щим входом регистра результата и пер- вым входом регистра ошибки, о т л и ч а ю щ е ее я тем, что, с целью расширения частотного диапазо а измеряемого сигнала (При действии аддитивных случайных в него введе-. иы второй сумматор, второй и третий реверсивные счетчики, второй счетчик сдвигов, первый и второй триггеры, распределитель цмпульсов, управляемый делитель частоты, элемент ИЛИ, пер вый и второй регистры памяти, кодовые входы которых соединены с кодовыми выходами преобразователя напряжение-код и с первой группой кодовых входов второго сумматора, кодовые выходы которого соединены с; кодовыми входами регистра результата и с вто: рой группой кодовых входов первого :хумматора, третья группа кодовых входов которого соединена с кодовыми . выходами,первого регистра памяти, четвертая группа кодовых входов - с кодовыми выходами второго регистра памяти и с второй группой кодовых входов второго сумматора, первый управляющий , вход Которого соединен с первым управляющим входом второго регистра памяти и с первым выходом первого триггера, вход которого соединен с выходом преобразователя напряжение-код, а второй выход - с первым управляющим входом первого регистра памяти, :с первым входом блока управления и с первым управляющим входом первого сумматора, второй управляющий вход коJTOporo соеэ1нен с вторым управляющим входоУ второго сумматора, с вторым входсж счетчика и с выходом управляе- .

Изобретение относится к цифровой электроизмерительной технике и может быть использовано в информационно-измерительных системах, системах автоматического управления и контроля, 5 работающих в условиях аддитивных случайных помех.

Известно устройство аналого-цифро- вого преобразования, содержащее преобразователь напряжение-код, динамичес- кий регистр, ждущий мультивибратор, счетчик и элементы логики, в котором при работе в условиях помех осуществляется цифровое интегрирование результатов преобразования lj..5

К недостаткам устройства относится увеличение погрешности преобразования при высоком уровне помех и завышенное время преобразования при низком уровне помех, что является следствием 20 постоянного числа отсчетов при цифро- вом интегрировании. .

Наиболее близким по технической г сущности к предлагаемому является устч ройство аналого-цифрового преобразова-25 ния, содержаш е преобразователь напряжение-код, первый ёход которого соединен с шиной входного сигнала, второй вход - с выходом элеме.нта И, первый вход которого соединен с выходом счётчика, а второй вход - с первым выходом блока управления, кодовые вы-:

ходы преобразователя напряжение-код соединены с первой группой кодовых входов сумматора-осреднителяj первый и второй управляющие входы которого соединены с выходом прёобразовател)п напряжение-код и со вторым выходом блока управления, первый выход которого соединен с первыми входами счетчика и реверсивного счетчика, выход которого соединен с вторим входом счетчика, кодовые выходы сумматораосреднителя соединены с кодовыми входами регистра результата, регистра ошибки и через регистр суммы, управляющий вход которого соединен с третьим выходом блока управления, - с второй группой кодовых входов сумматораосреднителя, первый выход регистра ошибки- соединен с входами первого и второго цифровых компараторов, первые ВЫХОДЫ которых соединены с первый управляющим входом регистра результата, а вторые выходы - с шинами Сложение и Вычитание реверсивного счетчик-а, выход .которого соединен с первым входом счетчика сдвига, второй вход которого соединен с первым выходом блока управления, а выход --с вторыми управлянхцими входами регистров результата и ошибки. В состав блока управления известного.устройства входят генератор импульсов и распределитель импульсов. В устройствепрототипе обеспечивается преобразование входного сигнала с заданной погрешностью при изменяющемся уровне помех за счет изменения числа осредняемых отсчетов п0и цифровом интегрировании C2J. Недостатком известного устройства является ограниченный частотный диапа зон измеряемого сигнала при действии аддитивных помех, так как для определения текущей погрешности используется сравнение осредненных отсчетов си1- нала, получаемых на двух соседних ;меняющихся в зависимости от величины помехи интервалах осреднения. Цель изобретения - расширение функ циЬнальных возможностей устройства, т.е. частотного диапазона измеряемого сигнала при действии аддитивных случайных помех за счет того, что для определения текущей погрешности используется лишь один постоянный интервал осреднения, перемещаюсцийся во времени стребуемым шагом дискретизации сигнала,, а число осредняемых отсчеуов изменяется в зависимости от величины помехи. Поставленная цель достигается тем что в устройство аналого-цифрового преобразования, содержащее преобразователь напряжение-код, первый вход, которого соединен с входной шиной, второй вход - с выходом элемента И, кодовые выходы - с первой группой кодовых входов первого сумматора,.-.кодовые выходы которюго соединены с кодовыми входами регистра ошибки, выход которого соединен с кодовыми входамй первого и второго цифрового компараторов, первые выходы которых соединены с первым управляющим входом регистра результата, а вторые выходы соответственно - с суммирующим и вы- .55 читающим входами первого реверсивного счетчика, первый вход которого сое.динен с первым выходом блока управле

ЧастотЫ; второй и третий входы которого соответственно соединены с суммирующими и вычитающими входами первого, второго и третьего реверсивных счетчиков и с первым и вторым входами элемента ИЛИ, третий вход которого соединен с шиной Пуск, а выход с первым входом второго триггера,.вто35выход соединён с первым входомния. первого лчетчика сдвигов и с первым . входом счетчика, второй вход и выход которого соответственно соединены с первым и вторым входами элемента И, а третий вход соединен с вторым выходом блока управления и с вторым входом первого счетчика сдвигов, выход которого соединен с вторым управляющим входом регистра результата и первым входом регистра ошибки, введены второй сумматор, второй и третий реверсивные счетчики, второй счетчик сдвигов, первый и второй триггеры, .распределитель импульсов, управляемый делитель частоты, элемент ИЛИ, первый и второй регистры памяти, кодовые входы которых соединены с кодовыми выходами преобразователя напряжение код и с первой .группой кодовых входов второго сумматора, кодовые выходы которого соединены с кодовыми входами регистра результата и с второй группой кодовых входов пе|эвого сумматора, третья группы кодовых входов которого соединена с кодовыми выходами первого регистра памяти, чёт-вертая группа кодовых входов - с кодовыми выходами втррого регистра памяти и с второй группой кодовых входов второго сумматора, первый управляющий вход которого соединен с первым управляющим входом второго регистра памяти и с первым выходом первого триггера, вход которого соединен с выходом преобразователя напрях ение -код, а второй выход - с первым управляющим входом первогр регистра памяти, с первым входом блока управления и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен с вторым управляющим входом второго сумматора, с вторым входом счетчика и с выходом управляемого делителя частоты, третий управляющий вход - с третьим управляющим входом второго сумматора и с выходом распределителя импульсов, первый вход которого соединен с третьим выходом блока управления и с перду„ входом управляемого делителя рои вход которого соединен с первым выходом первого цифрового компаратора, первый выход соединен со вторым входом блока управления, а второй выход - с третьим входом блока управления и с вторым входом распредели теля импульсов, третий вход которого соединен с выходом счетчика и с четвертым входом блокп управления, четвертый выход которого соединен со вторым управляющим входом регистра ошибки и с третьим управляющим входом регистра результата, пятый выход соединен с четвертым управляющим вхо дом первого сумматора, шестой выход с четвертым входом счетчика, пятый вход которого соединен с выходом второго реверсивного счетчика, первый вход которого соединен с первыми входами первого и третьего реверсивных счетчиков, выход последнего соединен с первым входом второго счетчика сдвигов, второй вход которого соединен -с -выходом элемента И, третий вход - с седьмым выходом блока управления, а выход - со вторыми управляющими входами первого и второго регистров памяти, при этом третий вход первого счетчика сдвигов соединен с восьмым выходом блока управления, девятый выход которого соединен с управляющими входами первого и вто рого цифровых компараторов. На чертеже представлена структурная схема устройства аналого-цифрового преобразования. Устройство содержит преобразователь 1 напряжение - код (ПНК) , первы сумматор 2, блок 3 правления (БУ), регистр ошибки, регистр 5 результа та, второй сумматор 6, первый цифровой компаратор 7, второй цифровой компаратор 8, первый реверсивный сче чик 9, счетчик 10, первый счетчик 11 сдвигов, элемент И 12, второй реверсивный счетчик 13, третий реверсивны счетчик k, второй счетчик 15 сдвигов, первый триггер 16, первый регистр 17 памяти, второй регистр 18 памяти, второй триггер 19, распределитель 20 импульсов (РИ), управляемый делитель 21 частоты (УДЧ), элемент ИЛИ 22, шину 23 Пуск. Устройство работает следующим об разом. ПНК 1 предназначен для преобразования аналогового сигнала X(t) в цифровой код. Сумматор 2 предназначен для выполнения операций сложения и вычитания над поступающими в него . цифровыми кодами по сигналам с БУ 3, триггера 16, распределителя импуль сов 20. Счетчик 2-представляет собой сумматор накапливающего типа с цифровым мультиплексором на 4 канала на входе, позволяющим суммировать данные последовательно во времени от различных источников (ПИК 1, счетчика 6, регистров 17 и 18). БУ 3 обеспечивает выдачу уИравляющих сигналов на блоки 2, k, 5 7-15. Для обеспечения работы устройства Требуется формирование большего количества управляющих сигналов, Чем в устройстве-прототипе, в связи с Мем распределитель импульсов в БУ 3 имеет лишь большее число выходов, оставаясь неизменным по структуре. Им-, пульсы -с генератора поступают на делитель 21 для формирования импуль.сов запуска ПИК 1 с требуемым периодом, на счетчик 15 для сдвига информации в регистры 17 и 18. на распределитель импульсов в БУ 3 и на распределитель импульсов 20. Входные сигналы БУ 3 несут информацию о состоянии блоков устройства, обеспечивая выдачу управляющих сигналов, действие которых зависит от режима работы ycT-i ройства. Распределитель импульсов 20 совместно с БУ 3 обеспечивает синхронную работу всех блоков устройства ю заданному алгоритму. Триггер 19 служит для задания режима работы устройства (режим поиска или преобразования с выдачей результата с заданной погрешностью). Выходы триггера 19 уп- равляют работой блока 3 управления и распределителя импульсов 20. Регистр предназначен для приема, хранения и выдачи кода ошибки. Регистр представляет собой сдвигающий регистр с параллельной установкой и съемом информации. Регистр 5 предназначен для приема, хранения и выдачи кода результата аналого-цифрового преобразования. Регистр 5 представяет.собой сдвигающий регистр с параллельной установкой и съемом инфорации. Сумматор 6 предназначен для выполнения операций сложения и вычиания над поступающими в него цифроыми кодами по сигналам с БУ 3 и риггера 16 и является сумматором акапливающего типа с цифровым мульиплексором на 2 канала на входе. омпаратор 7 и компаратор 8 служит

/thfl сравнения текущего значения погрешности преобразования с заданной допустимой величиной. Компаратор 7 выдает сигнал в случае, если абсолютная величина текущей погрешности меньше или равна нижнему пределу допустимых значений, а компаратор 8 если абсолютная величина текущей погрешности больше верхнего предела допустимых значений. Счетчик 9 предназначен для хранения кода текущего значения числа осредняемых отсчетов на интервале осреднения Т и изменения кода по управляющим сигналам с компаратора 7 или компаратора 8. По сигналу с компаратора 7, поступающему на вычитающий вход реверсивного счетчика 9 значение кода в счетчике 9 уменьшается на величину ЛМ, а по сигналу с компаратора 8, поступающему на суммирующий вход счетчика 9 увеличивается на AN, где дН - заданное приращение числа осредняемых отсчетов. Счетчик 10 служит для лодсче та числа импульсов, поступающих на запуск ПНК 1, В режиме поиска после выполнения 2N| преобразований на инtepвaлe осреднения Т где М - теку щее число осредняемых отсчетов, счетчик 10 выдает сигнал в БУ 3, по кото-30 рому начинается вычисление осредненного значения, и запрещает запуск ПНК 1. В режиме преобразования в выдаче результата с заданной погрешностью счетчик 10 выдает сигнал в БУ 3 и распределитель 20 после 2Н0/Нд преобразованийV где N - минимальное число осредняемых отсчетов на интервале Т. Счетчик сдвигов 11 предназначен для подсчета числа сдвигающих имгпульсов, поступающих в регистры ч и 5. Сдвиг вправо кода в регистры 4 и 5 соответствует делению на N, если N кратно степени 2 и записанный в регистры код - двоичный. Счетчик 11 сдвигов включает счетчик импульсов и элемент И, выполняющий функцию .вентиля. При прохождении, импульсов в регистр 4 и регистр 5 счетчик 11 запрещает их поступление в регистры через элемент И. Элемент И 12 служит вентилем, разрешая и запрещая прохождение импульсов на запуск ПНК 1 по сиг налам со счетчика 10. Счетчик 13 пред назначен для хранениякода отношения и изменения его по управляющим сигналам с компаратора 7 или компаратора 8. По сигналу с компаратора 7 поступающему на вычитающий вход ревер

сивного счетчика 13, значение кода в счетчмкеч 1 3 уменьшается на величину AN/NO, а по сигналу с компаратора 8, поступающему на суммирующий 5 вход счетчика 13, увеличивается на N/Hjj. Если значения отношения кратны степени 2, то в качестве реверсивного счетчика 13 может быть использован сдвигающий регистр. Счетчик 14 предназначен для хранения кода отношения , , где )( максимальное число осредняемых отсчетов На интервале осреднения Т; N - текущее число осредняемых отсчетов;

5 п - число разрядов кода ПНК 1 и изменения его по управляющим сигналам с компаратора 7 или компаратора 8. По сигналу с компаратора 7, поступающему на суммирующий вход реверсивного счетчика lA, значение кода в счетчик k увеличивается на величину nN gy/ J/NiiN -WJ), а по сигналу с компаратора 8, поступающему на вычитающий вход счетчика 14 - уменьшается

S на величину пН„.„.,дМ/М (Nr-uN). Если

VnuX 1

|ЗНачения отношения N.-/N кратны степени 2, то в качестве счетчика 14 может быть использован сдвигающий регистр. Счетчик 15 предназначен для подсчета числа сдвигающих импульсов. поступающих на управляющие входы в регистрах 17 и 18. Счетчик 15 сдвигов содержит счетчик импульсов и элемент И, выполняющий функцию вентиля. При поступлении сдвигающих импульсов в регистры 17 и 18 счетчик 15 запрещает их поступление в регистры через элемент И. Триггер 16 служит для уменьшения частоты следования импульсов Конец преобразования (КГ1). Импульсы КП от ПНК 1 поступают на счетный вход триггера 16, импульсы с единичного выхода триггера 16 в регистр 18 и сумматор 6, а с нулеiBoro выхода триггера 16 - в регистр 17, сумматор 2 и БУ 3. Регистры 17 и 18 предназначены для приема, хранения и выдачи кодов осредняемых отсчетов. Запись кода текущего отсчета, поступающего с ПНК 1, происходит в п крайних празых разрядах регистров по сигналам триггера 16. После записи KOfla выполняется его сдвиг влево на разрядов по импульсам, поступающим из БУ 3 через счетчик 15. Выдача кодов из регистров 17 и 18 в сумматоры 2 и 6 осуществляется из крайних левых разрядов регистров. Регистры 17 и 18 представляют собой сдвигающие регистры с параллельной установкой и съемом информации и содержат ( )п разрядов. УДЧ 21 предназначен для изменения частоты импульсов запуска ПНК 1 по сигналам с цифровых компараторов 7 и 8. По сигналу компаратора 7 частота импуль сов запуска ПНК 1 уменьшается, а по сигналу с компаратора 8 увеличивается. Делитель частоты 21 включает счетчик импульсов, сдвигающий регист элементы И (число которых равно числу возможных частот импульсов запуска ПНК 1), и элемент ИЛИ. Счетчик предназначен для формирования требуемых частот импульсов запуска ПНК 1 путем деления частоты импульсов, поступающих от генератора БУ 3- Элемен ты И выполняют функцию вентилей, на один вход которых поступают импульсы с различной частотой для запуска ПНК 1, а на другой вход - сигналы управления от соответствующего разряда регистра. В регистр записывается 1, а ее положение в каком-либо разряде разрешает прохождение импуль сов только через один соответствующи элемент И. Сигнал от компаратора 7 поступает на регистр делителя 21 на шину Сдвиг вправо, а от компаратора 8 - на шину Сдвиг влево. Выходы элементов И объединены через элемент ИЛИ. Изменение частоты импульсов запуска ПНК 1 обеспечивает требуемое изменение числа осредняемых отсчетов N; на интервале Т. Элемент ИЛИ 22 предназначен для объединения сигналов, устанавливающих триггер 19 в нулевое состояние. Работа устройства ocyщecJвляeтcя следующим образом. I ... . - . . По переднему фронту импульса Пуск устройство 3 управления приводит все элементы и блоки в исход,ное состояние; в реверсивный счетчик 3 записывается код числа Np, СОСУГветствующего минимальному числу осредняемых отсчетов на интервале осреднения Т, в реверсивный счетчик «-14 код отношения Д® максимальное число осредняемых отсче тов на Т, п - число разрядов выходно го кода ПИК 1,в реверсивный счетчик 13 записывается 1. Длина интервала осреднения определяемся по составляю щей среднеквадратическои погрешности 1 3510 фильтрации, обусловленной искажением, сигнала - ис TCW где К (о) - значение второй производной от корреляционной, функции сигнала в нуле. По сигналу из БУ 3, соответствующему заднему фронту импульса Пуск, код из реверсивного счетчика 9 переписывается в счетчик И сдвигов, в счетчик 10 записывается число 2N , в БУ 3 запускается генератор тактовых импульсов. После этого производится 2N -кратное преобразование.суммы измеряемого сигнала X(t) и помехи (t) на интервале осреднения Т в преобразователе 1 по сигналам с БУ 3 через управляемый делитель частоты 21 и элемент И 12, на второй вход элемента И поступает разрешающий потенциал со счетчика 10, задающего число преобразований. При этом может использоваться любой тип преобразователя с требуемым быстродействием. По первому импульсу запуска ПНК 1 код из счетчика 1 переписывается в счетчик 15 сдвигов. Импульс Конец преобразования (КП) с ПНК 1 поступает на счетный вход триггера 16. По импульсу с единичного выхода триггера 16 код первого отсчета сигнала на интервале осреднения Т записывается в регистр 18 памяти (в его крайние правые, п разрядов). По сигналу с единичного выхода триггера 16 и импульсу запуска ПНК 1 происходит запись кода первого отсчета в сумматор 6. По импульсу с нулевого выхода триггера 16 код второго отсчета сигнала записывается в регистр 17 памяти. По сигналу с нулевого выхода триггера 16 из БУ 3через счетчик 15 на шину Сдвиг влево в регистры 17 и 18 поступают импульсы. Подсчет сдвигающих импульсов выполняется в счетчике 15 сдвигов, при прохождении ()п импульсов счетчик 15 запрещает их поступление на регистры 17 и 18, а информация в них оказывается сдвинутой на ( разрядов. По сигналу с нулевого выхода триггера 16 и импульсу запуска ПНК 1 происходит запись кода второго отсчета в сумматор 2. По импульсу запуска ПНК 1 в счетчик 15 записывается код из счетчика . Таким образом, устройство подготовлено для обработки следующей пары отсчетов. 1110Аналогично третий и все остальные нечетные отсчеты сигнала на интерва:ле Т записываются в регистр i8, сдви гаются .в нем на (М йт/Мо)п разрядов влево , а также суммируются с содержимым сумматора 6. Четве|этый и все остальные четные отсчеты на интервале Т записываются в ()егистр 17, сдви гаются в нем на ()n разрядов влево, а также суммируются с содержа нием сумматора 2, После 2Np преобразований счетчик 10 запрещает поступление импульсов на запуск ПНК 1 через элемент И 12 ивыдает.сигнал в БУ 3, по которому в последнем начйнает работать 1распределитель импул сов (РИ). При этом в сумматоре 6 находится сумма N нечетных (основных) отсчетов, а в сумматоре 2 - сумма N четных (обеспечивающих .адаптивный режим работы устройства) отсчетов. По первому импульсу от РИ блока 3 управления код результата из суммато ра 6 вычитается из содержимого- сумматррэ 2, разность кодов равная A fDctti)n)V i . - тикао ЧУ ОЗ С учетом знака переписывается в регистр t ошибки, а код результата из сумматора 6 переписывается в регистр 5 результата по второму импульсу от РИ блока 3 управления На третьем тактеработы РИ из БУ 3 через C4etчик 11 на шину Сдвиг вправо информации в регистры 4 и 5 поступают сдвигающие импульсы. Подсчет импульсов сдвига выполняется в счетчике 11 сдвигов, и npi прохождении N/j иМНуль сов счетчик 11 запрещает их поступление на регистры i и 5. На четвертом такте работы РИ блока 3 управления осредненная погрешность .y/N из регистра сравнивается в цифровых компараторах 7 и 8 с допустимым уровнем погрешности d. В зависимости от положительного или отрицательного решения выходы компараторов управляют увеличением или уменьшением кода реверсивного счетчика 9 на единицу приращения fikN, кода счетчика 1 наЛ , когда счетчик 13 на fikN/N, увеличением или уменьшением I частоты импульсрв запуска ПНК 1 через управляемый делитель 21 частоты, что обеспечивает требуемое изменение 512 числа осредняемых отсчето в на интервале Т, а также через элемент ИЛИ 22 управляют состоянием триггера 19. Таким образом, изменение числа осредняемых отсчетов, определяемого кодами счетчика 9, происходит в соответствии с итерационной формулой М;,ч-лМр, (3) Р-- . ЛЧ В случае если р # О, то триггер 19 остается в нулевом состоянии, а в счетчики 9, 13 и 1 записываются новые значения кодов. На пятом такте работы РИ. блока 3 управления новое значение кода NI из счетчика 9 переписывается в счетчик 11, в счетчик 10 записывается код 2N;;, и работа уСтpoйctвa по описанному циклу поиска повторяется. В слумае если р О, то на четвертом такте работы РИ коды в реверсивных счетчиках 9, 13 и 1 остаются без изменений, триггер 19 устанавливается в единичное состояние и на регистр 5 результата выдается сигнал, разрешающий считывание кода результата. По сигналу с единичного выхода триггера 19 зaпycкaetcя распределитель 20 импульсов. На пятом такте работы РИ блока 3 управления код из счетчика 9 переписывается в сметчик 11 сдвигов, из счетчика 13 в счетчик 10 записывается код числа 2, , и устройство начинает работать в рабочем режиме. РИ блока 3 управления временно заканчивает свою работу. I На первом такте работы распределиteля импульсов 20 из содер имого сумматора 6 вычитается код, записанный в крайних левых п разрядах регистра 18 памяти, а из содержимого сумматора 2 вычитается код, записанный в крайних левых п разрядах регистра 17 памяти. На втором такте работы распределителя импульсов 20 с содержимым счетчика суммируется код, записанный в крайних левых п разрядых регистра 18. По импульсу с единичного выхода триггера .16 код первого из отсчетов записывается в крайние правые п разрядов триггера 18, а На третьем такте работы распределиteля 20 значение кода отсчета суммируется с содержимым счетчика 6 и вычитается из содержимого счетчика 2 По импульсу с нулевого выхода триггера 16 код второго отсчета сигнала записывается в крайние правые п разрядов триггера 17, и на третьем так те работы распределителя 20 значение кода отсчета суммируется с содержимы счетчика 2. Третий такт работы распределителя 20 состоит из 2Н|/Мд под тактов. По сигналу с нулевого выхода триггера 16 из БУ.З на шину Сдвиг влево в регистрах триггера 17 и 18 поступают импульсы, при этом работа БУ 3 и счетчика 15 аналогична опи- ; санной. После 2П1/Н преобразований в сумматоре 2 находится текущая разность равная (Лми;-Л,. + лу дУ4н- -5: , я где К . MO A.|X(t)-vV)(t) - значение кодо нечетных отсчетов;Ацл (i) Ни значение кодо - uoTUuy четных ртсчетов;о т - значение кодо А А , HVj отсчетов COOT ёетственно че рез интервал осреднения Т, После 2N:/N преобразований счетм О чик 10 запрещает поступление импульсов на запуск ПНК 1 через элемент И 12, останавливает распределитель 2 и выдает сигнал в БУ 3, по которому в последнем запускается распределитель импульсов. На первом такте рабо ты РИ блока 3 управлений вычитания содержимого сумматора 6 из содержимого сумматора 2 не происходит, так как управляющий этим тактом триггер 19 находится в единичном состоянии. Далее, начиная со второго такте работы РИ блока 3 управления, работа устройства аналогична описанной. Таким образом, после нескольких шагов поиска в реверсивном счетчике 9 устанавливается некоторое значение числа осредняемых отсчетов N на интервале Т, соответствующее допустимой погрешности (fj. Для количественной оценки границ расширения частотного диапазона измеряемого сигнала будем считать, что сигнал стационарный, (пН-1) раз дифференцируемый случайный процесс, где m - порядок восстанавливающего полинома. Пусть Т - Длина интервала осреднения ЛТ - шаг дискретизации сигнала, N - минимальное число отсчетов сигналаj т.е. 1 (5) : При ступенчатом восстановлении (т 0) составляющая погрешность преобраддвания, обусловленная изменением сигнала, для прототипа равна . Ди г где М (модуль) - максимум первой производной сигнала для предлагаемого устройства No & L м7 Согласно Неравенству БернШтейна м.и „21ер, (8) где 1 - максимальное значение сигнала;fУУ - Максимальная частота спектра сигнала. В случае если Ди Ли то ft. N,C() Таким образом, в предлагаемом yttройстве по сравнению с изёестным частртный дйапазой измеряемых сигна.лов может быть расширен не менее,, чем в NQ раз.

i

«