Дуплексная система передачи данных с временным разделением сигналов Советский патент 1992 года по МПК H04L5/16 

Изобретение относится к технике электрической связи и может использоваться для двусторонней передачи данных по двухпроводной линии, например, для передачи управляющей информации между коммутационным центром и абонентскими приборами.

Известны устройства для дуплексной передачи сигналов. Однако указанные устройства характеризуются недостаточным уровнем помехозащищенности.

Наиболее близким по технической сущности является устройство, взятое в качестве прототипа, содержащее главный терминал, состоящий из генератора сигналов, блока синхронизации, приемопередатчика (блока сопряжения), блока запрета и дискриминатора, а также периферийный терминал, состоящий из приемопередатчика (блока сопряжения), блока запрета, дискриминатора, блока выделения синхронизирующего импульса, блока синхронизации и генератора, и предназначено для осуществления двусторонней дуплексной связи. Сигнал от периферийного терминала управляется синхронизирующим сигналом, выделенным из сигнала, посланного от главного терминала. Это устройство также имеет низкий уровень помехозащищенности. Защита от помех, поступающих с линии, недостаточна, если последняя имеет достаточно большую длину, а передача данных осуществляется импульсами низкого уровня. Кроме того, недостаточна защита от сбоев, обусловленных переходными процессами в периферийном терминале при формировании ответных импульсов.

Целью изобретения является повышение помехоустойчивости.

Сущность изобретения заключается в том, что в дуплексной системе передачи данных с временным разделением сигналов, содержащей главный терминал, состоящий из генератора, дискриминатора, блока синхронизации, блока сопряжения, блока обнаружения ответного сигнала, причем выход генератора соединен со входом блока сопряжения, вывод которого соединен с линией связи, а выход блока сопряжения соединен с первым входом блока обнаружения ответного сигнала, со вторым его входом соединен первый выход блока синхронизации, а выход блока обнаружения ответного сигнала соединен с первым входом дискриминатора, второй вход которого связан со вторым выходом блока синхронизации, третий выход которого соединен с генератором, и периферийный терминал, состоящий из генератора, дискриминатора, блока синхронизации, блока сопряжения и

блока обнаружения запросных сигналов, причем выход генератора соединен со входом блока сопряжения, вывод которого соединен с линией связи, а выход - с первым

входом блока обнаружения запросных сигналов, первый выход блока синхронизации соединен с первым входом генератора, в главном терминале генератор содержит выходной регистр, коммутатор, два генерато0 ра запросных сигналов, дискриминатор содержит последовательно соединенные RS-триггер и входной регистр, блок обнаружения ответного сигнала содержит последовательно соединенные детектор,

5 накопитель и компаратор и ключ, в периферийном терминале введен блок выделения циклового сигнала, генератор содержит последовательно соединенные выходной ре- гистр, блок разрешения и генератор

0 ответных сигналов, дискриминатор содержит последовательно соединенные блок различения запросных сигналов, линию задержки, два входных регистра, блок синхронизации выполнен в виде последовательно

5 соединенных трех одновибраторов, блок обнаружения запросных сигналов выполнен так же, как и блок обнаружения ответного сигнала. В главном терминале вход выходного регистра соединен с третьим выходом

0 блока синхронизации, выход выходного регистра соединен с первым входом коммутатора, второй и третий входы которого соединены соответствующим образом с выходами первого и второго генераторов за5 просных сигналов, входы которых соединены соответственно с четвертым выходом блока синхронизации, а выход комму- татора соединен со входом схемы сопряжения, первый вход RS-триггера сое0 динен с выходом блока обнаружения ответного сигнала, второй вход - с первым выходом блока синхронизации, а тактовый вход входного регистра соединен со вторым выходом блока синхронизации, в блоке об5 наружения ответного сигнала выход ключа соединен со вторым входом накопителя, вход детектора - с выходом блока сопряжения, выход компаратора - с первым входом RS-триггера, а вход ключа - с первым выхо0 дом блока синхронизации, выводы ключа и накопителя соединены с землей. В периферийном терминале выход генератора ответных сигналов соединен со входом блока сопряжения, тактовый вход первого регист5 ра дискриминатора соединен со вторым входом блока различения запросных сигналов, первый вход которого соединен с выходом блока сопряжения, выход блока выделения циклового сигнала соединен со стробирующим входом второго входного регистра и со стробирующим входом выходного регистра. Выход последнего одновибра- тора блока синхронизации соединен со вторым входом блока разрешения, а выход первого одновибратора соединен со вто- рым входом блока различения запросных сигналов, с входом блока выделения циклового сигнала, с тактовым входом выходного регистра, со вторым входом блока обнаружения запросных сигналов, выход которого соединен со входом первого одновибратора.

Отличие предлагаемой системы заключается в форме выполнения генераторов и дискриминаторов в обоих терминалах, бло- ка обнаружения ответного сигнала в главном, блока синхронизации и блока обнаружения запросного сигнала в периферийном терминалах и введении в последний блока выделения циклового сигнала, что в совокупности обеспечивает взаимосвязанную и согласованную работу терминалов и уменьшает вероятность ложного приема и пропуска сигналов от генераторов. Заявитель при проведении патентных исследова- ний не обнаружил систем, имеющих в наличии подобные отличительным заявляемого устройства признаки. Все это позволяет судить о существенности отличий предлагаемой системы.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы; на фиг, 3-8 - варианты выполнения отдельных блоков: фиг. 3 - блок синхронизации главного терминала, фиг. 4

-генератор запросных сигналов, фиг. 5 - блок обнаружения ответного сигнала, фиг. 6

-блок сопряжения, фиг. 7 - блок различения запросных сигналов, фиг. 8 - блок выделения циклового сигнала.

Дуплексная система передачи данных с временным разделением сигналов в главном терминале содержит генератор, состоящий из выходного регистра 1, коммутатора 2 и генераторов запросных сигналов 3, 4, блок синхронизации 5, блок сопряжения 6, блок обнаружения ответного сигнала 7 и дискриминатор, имеющий последовательно соединенные RS-триггер 8 и входной регистр 9. Выход регистра 1 соединен с управ- ляющим входом коммутатора 2, два сигнальных входа которого подключены к выходам генераторов 3,4, а выход - ко входу блока 6. Сигнальный вывод блокаг6 соединен с линией, а выход - с первым входом блока 7, выход которого соединен с первым входом триггера 8, второй вход которого соединен со вторым (управляющим) входом блока 7 и первым выходом блока синхронизации 5. Второй выход блока 5 соединен с

регистром 9, третий выход - со входом регистра 1, а четвертый - с объединенными вхо- дами генераторов 3 и 4. В периферийном терминале система содержит блок сопряжения 10, блок обнаружения запросных сигналов 11, блок синхронизации, состоящий из последовательно соединенных одновибра- торов 12, 13, 14, блок выделения циклового сигнала 15, генератор, состоящий из после- дорательно соединенных выходного регистра 16, блока разрешения 17 и генератора ответных сигналов 18, и дискриминатор, состоящий из последовательно соединенных блока различения запросных сигналов 19, линии задержки 20 и двух входных регистров 1. 22. Сигнальный вывод блока 10 сопряжения соединен с линией. Вход схемы 10 соединен с выходом генератора 18, а выход-с объединенными первыми входами блока 11 и блока 19. Вторые объединенные входы блока 11 и блока 19 соединены с тактовыми входами регистров 16, 21, выходом одновибратора 12 и входом блока 15. Выход блока 15 соединен со стробирующими входами регистров 16 и 22. Выход одновибратора 14 соединен с блоком разрешения 17.

Вариант реализации блока 5 синхронизации главного терминала (фиг. 3) выполнен в виде последовательно соединенных тактового генератора 23, n-разрядного счетчика 24, комбинационной схемы 25 и буферного регистра 26, тактовый вход которого соединен с выходом генератора 23. При этом переключение счетчика 24 и запись информации в регистр 26 происходит по разным фронтам тактовых импульсов. Выходы блока 5 синхронизации образованы выходами регистра 26.

Генераторы запросных 3, 4 и ответного 18 сигналов (фиг. 4) выполнены в виде последовательно соединенных имnVльcнoг o генератора 27, блока 28 разрешения и полосового фильтра 29. При этом второй вход блока 28 и выход фильтра 29 образуют соответственно управляющий вход и выход генератора 3 (4, 18).

Блок обнаружения 7 ответного сигнала главного терминала (фиг. 5) выполнен в виде последовательно соединенных амплитудного детектора 30, накопителя 31, второй вход которого соединен с ключом 32, и компаратора 33. Вход детектора 30. управляющий вход ключа 32 и выход компаратора 33 образуют соответственно входы и выход блока 7, Блок 11 обнаружения запросных сигналов периферийного терминала выполнен аналогичным образом. Только применен компаратор с гистерезисом.

Блок 6 (10) сопряжения с линией (фиг. 6) состоит из разделительных резисторов 34,

одним концом соединенных с первым и вторым входами дифференциального усилителя 35, нечувствительного к синфазным помехам, и схемы согласования 36, например, трансформатора. Вторые концы рези- сторов 34, выход усилителя 35 и вывод схемы 36 образуют соответственно вход, выход и вывод блока 6 (10).

Блок 19 различения запросных сигналов (фиг. 7) состоит из схемы 37 разделения входного сигнала, первый и второй выходы которой соединены с параллельными LC- контурами 38 и 39, настроенными соответственно на частоту генераторов 4 и 3, и, кроме того, с первыми входами схем 40 и 41, выходы которых в свою очередь соединены с прямым и инверсным входами схемы 42 сравнения. Вторые входы схем 40, 41 объединены. При этом каждая из схем 40 и 41 образована в соответствии с фиг. 5 из эле- ментов аналогичных 30, 31 и 32. Первый и второй входы и выход блока 19 совпадают соответственно со входом схемы 37, вторыми входами схем 40 и 41 и выходом схемы

42. Блок 15 выделения циклдвого сигнала

(фиг. 8) состоит из интегрирующей RS-цепи

43,соединенной с ключевым элементом 44 и входом компаратора 45. Входи выход блока 15 совпадают соответственно с управля- ющим входом ключевого элемента. 44 и выходом компаратора 45.

В конкретном варианте система выполнена на микросхемах серий 140,1401,564 и 590. В качестве запросных и ответных сиг- нёлов используются радиоимпульсы с параметрами: ,5мс(п равно длительности сигнала на четвертом выходе блока 5, а г г равно длительности сигнала на выходе одновибратора 14), частота за- полнения запросных импульсов Ф Т02 и 113,7 кГц и ответных - 108 кГц, амплитуда «200 мВ. Период следования запросных сигналов мс, разрядность информационного слова и длительность цикла передачи - 128 мс. Цикловая синхронизация осуществляется по отсутствию запросного сигнала на позиции. Блоки 11 и 7 обнаружения запросного и ответного сигналов и блок 19 различения запросных сигналов, осуществляя обработку входной смеси полезного сигнала и помехи, обеспечивают увеличение помехоустойчивости передачи данных. Увеличение помехоустойчивости способствует также RS-триггер 8, линия 20 задержки и способ соединения одновибраторов 12, 13 и 14 между собой и с остальной частью схемы периферийного терминала. При этом одновибраторы 12 и 14 запускаются по заднему, а 13 - по переднему фронтам и выполняется неравенство

Т -Г 1 Г4 Г2 +ТЗ ,

где т и Т -длительность и период следования запросных сигналов главного терминала;

Т2,тзиГ4 -длительности импульсов на выходах одновибраторов соответственно 14, 13 и 12 ( тз 1,25 мс, ГА « 2,5 мс). Система работает следующим образом, По переднему фронту тактового сигнала U2 с блока синхронизации 5 (фиг. 2) на выходе регистра 1 устанавливается подлежащий передаче бит информации, обеспечивая подключение через коммутатор 2 входа блока 6 к выходу генератора 3 или 4, в зависимости от наличия на выходе регистра 1 логического нуля или единицы. По сигналу Ьз с блока синхронизации 5 на выходах генераторов 3 и 4 формируются радиоимпульсы (запросные сигналы) с различной частотой заполнена По сигналу LU с блока синхронизации 5. перекрывающему 1)з, осуществляется установка в исходное состояние блока 7 л RS-триггера 8. Сигнал генератора 3 или 4 с выхода коммутатора 2 Ui, через блок 6 Uis, ЛУНИЮ и блок 10 поступает на первые входы блока обнаружения 11 и блока 19 Ui. На выходе блока 11 формируется видеоимпульс U, а на выходе блока 19 - логический уровень Uis, соответствующий состоянию коммутатора 2 (передаваемому биту информации), задержка в появлении которых относительно запросного сигнала Ui обусловлена его (Ui) обработкой в целях повышения отношения сигнал/шум. Дополнительная задержка сигнала Ue относительно UIB, вносимая линией задержки 20, обеспечивает гарантированную запись принятого логического уровня Uis в регистр 21 по переднему фронту выходного импульса Us одновибратора 12. Од- новибратор 12, запускаемый по заднему фронту импульса U, формирует защитный интервал длительностью г 4 , в течение которого обеспечивается установка в исходное состояние блока 11 и блоков 15 и 19. По переднему фронту импульса Ua (по заднему U) запускается одновибратор 13. В свою очередь, одновибратор 14 запускается по заднему фронту выходного импульса одно- вибратора 13 (через время тз ). Выходной импульс Ug длительностью г 2 одновибратора 14 поступает на второй вход блока 17 и при условии, что на выходе регистра 16 присутствует уровень логической единицы, запускает генератор 18 ответного сигнала (формирует ответный сигнал). В противном случае, при наличии на выходе регистра 16 уровня логического нуля, формирование ответного сигнала не происходит. Выходной импульс Us одновибратора 12, перекрывая импульс Ug, исключает возможность сбоев в работе периферийного терминала из-за переходных процессов, связанных с фронтами запросных и ответных сигналов, и, кроме того, повышает помехоустойчивость приема за счет временной селекции входного сигнала. Ответный сигнал Un генератора 18 через блок 10, линию и блок 6 U16 поступает на первый вход блока 7. На выходе блока 7 формируется видеоимпульс Ui2, задержка в появлении которого относительно ответного сигнала Un обусловлена его (Un) обработкой в целях повышения отношения сигнал/шум. Указанный видеоимпульс Ui2 включает триггер 8 (при наличии ответного сигнала), выходной сигнал Ui3 которого по переднему фронту сигнала Us блока 5 записывается в регистр 9 непосредственно перед установкой в исходное состояние блока 7 и триггера 8 (по сигналу Щ). Наличие триггера 8 позволяет не предъявлять жестких требований к временному положению ответного сигнала Un и характеристикам (по задержке выходного сигнала) блока 7, что, R итоге, повышает помехоустойчивость npvi емй ответного сигнала. Повышению помехоустойчивости приема указанного сигнала способствует также временная селекция, обеспечиваемая сигналом U4 блока 5. По заднему фронту импульса Us одновибратора 12 на выходе регистра 16 устанавливается информация, подлежащая передаче в следующем такте работы системы. Сигнал U ю на выходе схемы 15 появляется только при увеличении интервала между запросными сигналами Ui до определенной величины, например, при пропуске одного (32-го) импульса. По сигналу Uio обеспечивается запись в параллельном коде принятой и подлежащей передаче информации соответственно в регистры 22 и 16, т.е. обеспечивается цикловая синхронизация. Тактовые сигналы UaUs блока 5 формируются (см. фиг. 3) путем выделения состоя- ния n-разрядного счетчика 24 комбинационной схемой 25. Выходные сигналы последней, с целью исключения-помех, стробируются посредством записи в регистр 26. Переключение счетчика 24 и за- пись в регистр 26 происходит по разным фронтам тактовых импульсов генератора 23. Запросный сигнал информируется при наличии разрешающего сигнала Us на втором входе блока 28 (см. фиг. 4). При этом

фильтр 29 выделяет первую гармонику выходного сигнала генератора 27. В блоке 7 (см. фиг. 5) ответный сигнал после прохождения через детектор 30 и накопитель 31, при условии, что ключ 32 разомкнут, приводит к срабатыванию компаратора 33. Установка блока 7 в исходное состояние обеспечивается по сигналу U4 на управляющем входе ключа 32 (при замыкании последнего). Компаратор 33 с гистерезисом в блоке 11 периферийного терминала исключает дробление его выходных импульсов. Запросный сигнал Ui (см. фиг. 6) через резисторы 34 поступает на первый и второй входы (дифференциальный вход) усилителя 35, на входы схемы 36 и далее на линию U15. Ответный сигнал Uis через схему 36 поступает на дифференциальный вход усилителя 35 и далее на его выход Uie. Величина входного сопротивления блоков 6 и 10 по выводам, соединенным с линией, определяется резисторами 34, входным сопротивлением усилителя 35 и характеристиками схемы 36. При этом в диапазоне частот сигнала данных указанное сопротивление должно быть равно волновому сопротивлению линии. Выполнение этого условия обеспечивает неискаженную передачу запросных и ответных сигналов. Запросный сигнал по цепи U17 (см. фиг. 7) через схему 37 поступает на первые входы схем 40 и 41 и, одновременно, на контуры 38 и 39. При этом устанавливающаяся на них амплитуда сигнала зависит от частоты заполнения запросных импульсов. Радиоимпульсы, вырабатываемые генератором 3, обеспечивают большую амплитуду сигнала на контуре 39, чем на 38, а вырабатываемые генератором 4 - наоборот (на контуре 38 больше, чем на 39). Выходные напряжения схем 40 и 41, пропорциональные (при отсутствии сигнала Us) указанным амплитудам, поступают на прямой и инверсный входы схемы 42 сравнения и обеспечивают соответствующий логический уровень U18- Установка блока 19 в исходное состояние осуществляется сигналом Us. поступающим на вторые входы схем 40 и 41. При увеличении интервала между импульсами Us. связанного с интервалом между запросными сигналами, и увеличении времени нахождения ключевого элемента 44 в разомкнутом состоянии конденсатор цепи 43 (см. фиг. 8) успевает зарядиться до напряжения срабатывания компаратора 45. В остальных случаях конденсатор цепи 43 до указанной величины зарядиться не успевает и сигнал U ю не появляется.

Предлагаемая дуплексная система связи позволяет повысить помехоустойчивость

передачи данных более чем на 20 дБ по сравнению с прототипом

Формула изобретения Дуплексная система передачи данных с временным разделением сигналов, содержащая главный терминал, состоящий из ге нератора, селектора сигналов, блока синхронизации, блока сопряжения и блоки обнаружения ответного сигнала, причем вы- ход генератора соединен с входом блока сопряжения, первый выход которого соединен с линией связи, а второй выход блока сопряжения соединен с первым входом блока обнаружения ответного сигнала, с вто- рым входом которого соединен первый выход блока сиН Оонизации, выход блока обнаружения отечного сигнала соединен с первым входом селектора сигналов, второй вход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с генератором, и периферийный терминал, состоящий из генератора, селектора сигналов, блока синхронизации, блока сопряжения и блока обнаружения за- просных сигналов, причем выход генератора соединен с входом блока сопряжения, первый выход которого соединен с линией связи, а второй выход подключен к первому входу блока обнаружения запросных сигна- лов, первый выход блока синхронизации соединен с первым входом генератора, о т- личающаяся тем, что в главном терминале генератор содержит выходной регистр, коммутатор, первый и второй гене- раторы -запросных сигналов, причем вход выходного регистра соединен с третьим выходом блока синхронизации, выход выходного регистра подключен к первому входу коммутатора, второй и третий входы которо- го соединены с выходами соответственно первого и второго генераторов запросных сигналов, входы которых соединены с четвертым выходом блока синхронизации, а выход коммутатора является выходом гене- ратора, селектор сигналов содержит последовательно соединенные триггер и входной регистр, причем первый вход триггера соединен с выходом блока обнаружения ответ

ного сигнала, второй вход триггера соединен с первым выходом блока синхронизации, а тактовый вход входного регистра соединен с вторым выходом блока синхронизации, блок обнаружения ответного сигнала содержит последовательно соединенные детектор, накопитель и компаратор, а также ключ, выход которого подключен к второму входу накопителя, причем вход детектора соединен с выходом блока сопряжения, выход компаратора соединен с первым входом триггера, а вход ключа соединен с первым выходом блока синхронизации, дополнительные выходы ключа и накопителя объединены и подключены к нулевой шине, в периферийном терминале введен блок выделения циклового сигнала а генератор содержит последовательно соединенные выходной регистр, блок разрешения и генератор ответных сигналов, причем выход генератора ответных сигналов соединен с входом блока сопряжения, селектор сигналов содержит последовательно соединенные блок различения запросных сигналов, блок задержки, первый и второй входные регистры, тактовый вход первого из которых соединен со вторым входом блока различения запросных сигналов, первый--, вход которого соединен с вторым выходом блока сопряжения, выход блока выделения циклового сигнала соединен со стробирую- щим входом второго входного регистра и со стробирующим входом выходного регистра, блок синхронизации состоит из последовательно соединенных трех одновибраторов, выход последнего из которых подключен к второму входу разрешения, а выход первого одновибратора подключен к первому входу блока различения запросных сигналов, к входу блока выделения циклового сигнала, к тактовому входу выходного регистра и ко второму входу блока обнаружения запросных сигналов, выход которого соединен с входом первого одновибратора, причем блок обнаружения запросных сигналов содержит последовательно соединенные детектор, накопитель и компаратор, а также ключ, выход которого соединен с вторым входом накопителя.

Фиг. 2

Г

..|

фцг.3

2(18} 1

Изобретение относится к системам передачи данных с временным разделением сигналов и может быть использовано в электросвязи. Сущность изобретения: система состоит из главного терминала, состоящего из генератора 1, содержащего выходной регистр 2, коммутатор 3 и первый и второй I Lr№Jr | и,з 9 Фиг1 генераторы запросных сигналов 4 и 5, блока синхронизации 6, блока сопряжения 7, блока обнаружения ответного сигнала 8 и селектора сигналов 9, содержащего триггер 10 и входной регистр 11. и периферийного терминала, содержащего блок сопряжения 12, блок различения запросных сигналов 13, блок синхронизации 14, состоящий из трех одновибраторов 15, 16 и 17, блок выделения циклового сигнала 18, генератор 19, состоящий из выходного регистра 20, блока разре шения 21 и генератора ответных сигналов 22 и селектор сигналов 23, состоящий из блока различения запросных сигналов 24, блока задержки 25 и двух регистров 26 и 27. 1-7-8-9,1-6-8,2-3-4-5,8-9, 12-19-14-23,12-13- 15-23, 20-21-22, 15-16-17. 24-25-26-27. 8 ил. Ё 00 hO 00 со о CJ

27

2В

L

.J

#з фцг.4

Uf6

L.

U/.

ФИ26

29

L

UK

Jf

«гг

Т

I

и

Г

31

38

Uf7

I

J

ив

Фаг. 7

/5

40

4

Uis