Дешифратор времяимпульсных кодов Советский патент 1993 года по МПК H03M7/00 

Выход

СО

С

Изобретение относится к автоматике, вычислительной технике, радиотехнике, связи, а именно к устройствам декодирования импульсных кодовых последовательностей, и может быть использовано в устройствах обработки информации. Дешифратор времяимпульсных кодов содержит первый 1 и второй 2 п-разрядные регистры сдвига, инвертор3, элемент4 ИЛИ, первый мультиплексор 5, формирователь 6 кода, первый 7 и второй 8 формирователи, элемент И 9 и второй 10 мультиплексор. Целью изобретения является упрощение дешифратора. Изобретение позволяет декодировать входную импульсную последовательность с высокой точностью и изменять кодовый интервал в широком диапазоне. 2 ил.

риг 1

00

ю VI VJ

со

Изобретение относится к автоматике, вычислительной технике, радиотехнике, связи, а именно к устройствам декодирования импульсных кодов последовательностей, и может быть использовано в устройствах обработки информации.

Цель изобретения - упрощение дешифратора.

На фиг.1 приведена функциональная схема дешифратора; на фиг.2 представлены временные диаграммы, поясняющие принцип работы дешифратора.

Дешифратор времяимпульсных кодов содержит первый 1 и второй 2п-разрядные регистры сдвига, инвертор 3, элемент ИЛИ 4, первый мультиплексор 5, формирователь 6 кода, первый 7 и второй 8 формирователи, элемент И 9 и второй 10 мультиплексор.

Дешифратор работает следующим образом.

На тактовый вход дешифратора поступают импульсы типа меандр. На выходе ин- вертора 3 будет меандр, сдвинутый относительно входного на время

т Т/2,

где Т - период следования тактовых импульсов.

Далее эти меандры поступают на тактовые входы первого 1 и второго 2 регистров сдвига. Одновременно на объединенные информационные еходы этих регистров поступает сигнал, подлежащий дешифрации, и записывается в соответствующие регистры, а в дальнейшем под воздействием тактовых импульсов сдвигается и появляется на выходах регистров через время Т, определяемое по формуле

Т КТ)

где К - число, соответствующее номеру разряда регистра.

С выходов регистров сдвига сигналы поступают на соответствующие входы мульти- плексоров 5 и 10, и далее на входы элементов ИЛИ 4. На второй вход элемента И 9 через второй формирователь 8 проходят сигналы с того выхода регистра, выбор которого осуществляется мультиплексором 5 и 10 при помощи датчика 6 кода задержки. Первый 7 и второй 8 формирователи формируют сигналы определенной длительности под действием сигналов, поступающих на их входы. Первый 7 формирователь из входных сигналов формирует короткие импульсы, второй 8 формир ователь импульсы, длительность которых определяется погрешностью ДТ цифровой задержки (первый 1 и второй 2 сдвиговые регистоы, муль типлексоры 5 и 10 и элемент ИЛИ 4) и мо жет быть определена по следующе формуле:

гФ1 2 ДТ.

На выходе дешифратора формируютс$ сигналы, из совпавших во времени на пер вом и втором входах элемента И 9, т.е. за держанные на определенное время i текущие сигналы, что и будет соответство вать определенному кодовому интервалу.

Сигнал на выходе устройства будет за- держан на время Т Мт которое соответствует коду Ms числа, в формирователе 6 коде задержки.

На фиг.2 изображены диаграммы, поясняющие принцип работы устройства. Из диаграммы 11 видно, что сигнал, поступающий на вход устройства, может иметь различную длительность.

На диаграммах 12 и 13 изображены меандры, поступающие на тактовые входы

первого и второго регистров сдвига, а на

диаграммах 14 и 15 сигналы на выходах регистра сдвига.

На диаграмме 16 изображены выходные сигналы элемента ИЛИ для одного из вы0 бранных кодовых интервалов.

На диаграммах 17 и 19 показаны сигналы на выходах второго 8 и первого 7 формирователей.

На диаграмме 18 представлены вход5 ные сигналы дешифратора, поступающие на его вход через время т + Т, где Т - время, соответствующее кодовому интервалу.

На диаграмме 20 представлены выходные сигналы элемента И 9.

0Из диаграммы видно, что импульсы 22 и

23 записываются в один адрес (ячейку) второго регистра (22-2) и первого регистра (23-1) соответственно (см. диагр. 15 и 14), т.к. пересекаются одним фронтом записи (выделено

5 жирным).

Из диаграммы видно, что при записи входного импульса 24 в устройство число пересечения входного импульса фронтом записи р 2. Это значит, что импульс, запи0 шется в два адреса (см, 24-1 и 24-2).

С выходов регистров импульсы 22-2, 23-1, 24-1 и 24-2 через мультиплексоры поступают на элемент ИЛИ, где объединяются на его выходе (см. импульсы 22-3, 23-3 и

5 24-3).

Из диаграммы 20 следует, что на выходе элемента И 9 будут импульсы, которые образуются из совпавших на элементе И 9 импульсов, которые поступили с выходов мультиплексоров через элемент ИЛИ на

вход первого формирователя и импульсов, сформированных вторым формирователем.

Импульс 23 не появится на выходе дешифратора, т.к. в момент времени т + Т на входе дешифратора отсутствует аналогичный ему сигнал.

Таким образом, использование заявляемого технического решения позволяет декодировать входную импульсную последовательность с высокой точностью и изменять кодовый интервал в широком диапазоне, при этом обеспечивается сокращение аппаратно-мощностных затрат. Достигается это путем разделения входной импульсной последовательности на два потока с последующим объединением их при помощи мультиплексоров и элементов ИЛИ, что выгодно отличает предлагаемое техническое решение от устройства-прототипа.

Формула изобретения

Дешифратор времяимпульсных кодов, содержащий первый регистр сдвига, тактовый вход которого объединен с входом инвертора и является тактовым входом

дешифратора, выход инвертора соединен с тактовым входом второго регистра сдвига, информационные входы регистров сдвига объединены с входом первого формирователя импульсов и являются информационным входом дешифратора, второй формирователь импульсов, выход которого и выход первого формирователя импульсов соединены с соответствующими входами

0 элемента И, элемент ИЛИ, формирователь кода, выходы которого соединены с адресными входами первого мультиплексора, о т- личающийся тем, что, с целью упрощения дешифратора, в него введен второй

5 мультиплексор, выход которого и выход первого мультиплексора соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом второго формирователя импульсов, выходы первого и вто0 рого регистров сдвига соединены с информационными входами одноименных мультиплексоров, адресные входы второго мультиплексора подключены к выходам формирователя кода, выход элемента И является выходом дешифратора.

Фиг I