Сумматор по модулю три Советский патент 1993 года по МПК G06F7/49 

Изобретение относится к вычислительной техники и микроэлектроники и предназначено для систем контроля, применяемых в автоматике и вычислительной технике.

Цель изобретения - упрощение сумматора по модулю три.

На чертеже представлена схема сумматора по модулю три.

Сумматор по модулю три содержит мажоритарный элемент с порогом два 1. два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3. четыре входа 4, 5, б и 7, два выхода 8 и 9.

Сумматор работает следующим образом.

Суммируемые операнды X и Y задаются двухразрядными двоичными кодами X , У у2У1, гдехт.ут -младшие разряды операндов, а Х2. У2 старшие разряды операндов, т.е. 2х2: и Y yi + 2у2.

В соответствии с выбранным модулем Р 3 каждый операнд может принимать следующие значения: 0 (00), 1 (01) и 2 (10). Результатом работы сумматора по модулю три является операнд Z, заданный двухразрядным кодом Z Z2 zi, где Z zi + 2z2.

На входы 45 сумматора подаются значения младших разрядов операндов xi и yi соответственно: на входы 6. 7 - значения старших разрядов операндов Х2 и у2 соответственно; на выходе 8 реализуется младший разряд zi, а на выходе 9 - старший разряд гг операнда Z, где Z - X + Y (mod 3).

00

со о ел

ю

00

. . Значения логических функций zt, Z2, реализуемых сумматором по модулю три, представлены в таблице.

Логические функции zt, гч реализуются сумматором согласно следующим выражениям:

Zj Рз (X}, yj М4 (Х1, Х2, У1, У2.

где

1,еслих1+х2+у1+у2 Й2;

Ntfyi,e.yi.y9 |

О-в противном случае, 1, если xj+yj+М/о 1;

F31(xj,yj;M42)-{

О - в противном случае, и ,2.

Достоинством сумматора по модулю три является простая конструкция. Так, его сложность по числу входов логических элементов по сравнению с прототипом уменьшилась в 1.2 раза (сложность сумматора

равна 10, а прототипа - 12). При этом быстродействие сумматора, определяемое глубиной схемы, не изменилось и составляет (как и у прототипа) 2 г, где т- задержка на вентиль.

Формула изобретения

Сумматор по модулю три, содержащий два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены соответственно с выходами младшего и старшего разрядов результата сумматора, отличающийся тем, что сумматор содержит мажоритарный элемент, входы которого соединены с входами младших и старших разрядов первого и второго операндов сумматора, а выход подключен к первым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые и третьи входы которых соединены с входами соответственно младших и старших разрядов первого и второго операндов сумматора.

Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для систем контроля, применяемых в автоматике и вычислительной технике. Цель изобретения - упрощение конструкции и повышение быстродействия сумматора по модулю три. Поставленная цель достигается тем. что сумматор по модулю три с приводимыми операндами содержит мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода. Сложность сумматора по числу входов логических элементов равна 10, а быстродействие, определяемое глубиной схемы, равно 2 т, где т- задержка наяентиль. Сумматор работает следующим образом. На входы поступают двоичные переменные XL yi,X2. У2. представляющие собой младшие и старшие разряды суммируемых операндов X и Y соответственно; на выходах реализуются логические функции Zi и Z2, где Zi - младший разряд, а 2.2 - старший разряд операнда Z и Z X + У (mod 3). 1 ил., 1 табл. (/) С

Таблица значений zi и Z2, реализуемых сумматором по модулю три

4 5

6. .