Сумматор по модулю пять Советский патент 1993 года по МПК G06F7/49 

Изобретение .относится к области вы- чис ительной техники и автоматики и может быть использовано для построения систем пер эдачи и переработки дискретной информации.

Цель изобретения - повышение быстро- дейЬтвия сумматора по модулю пять.

;На чертеже представлена схема сумматор по модулю пять.

Сумматор по модулю пять содержит десять элементов И 1...10, три элемента ИЛ1|1-НЕ 11, 12 и 13, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, 15 и 16, два элемента ЗАПРЕТА 17 и 18, три элемента ИЛ И 19, 20 и 21, шес|ь входов 22...27 и три выхода 28, 29 и 30.

Сумматор работает следующим образом.

Суммируемые операнды X и Y задаются трехразрядными двоичными кодами X X3X2Xi, Y Y3Y2Yi, где Xi, Yi - младшие разряды операндов; Ха, Ya - средние разряды операндов; Хз, Уз - старшие разряды операндов, т.е. X Xi + 2X2 + 4Хз и Y Yi + +2Y2 + 4Ys.

В соответствии с выбранным модулем Р 5 каждый операнд может принимать значения 0(000), 1(001), 2(010), 3(100) и 4(100). Результатом работы сумматора по модулю пять является операнд Z, заданный трехразрядным кодом Z ZaZ2Zi, rfleZ Zi + 2Z2 + 4Z3.

На входы 22, 23 подаются значения младших разрядов Xi, Yi операндов X и Y соответственно; на входы 24, 25 - значения средних разрядов Х2. Y2 операндов X и Y соответственно; на входы 26, 27 - значения старших разрядов Хз, YS операндов X и Y соответственно; на выходе 28 реализуется младший разряд Zi, на выходе 29 - средний разряд Z2. а на выходе 30 - старший разряд Za операнда Z, где Z X + Y (mod5).

Логические функции Zi, Z2 и Zs, значения которых представлены в таблице, реализуются сумматором согласно следующим аналитическим выражениям;

Zi AiA2 V BiC2C3 VCiA2B3 V Аз, . Z2 AiBi VAiCaBs VCiC2 VA3, Zs AiC2 VBiB2C3VBiA2,

(/)

С

oo О

CJ Ю

где Ai Xi Yi, Bi Xi V Yj, Ci Xj ®Yi и i 1,2,3.

Достоинством сумматора по модулю пять является высокое быстродействие. Так, его быстродействие, определяемое глубиной схемы, равное Зт , где т- задержка на вентиль. В то время, как быстродействие устройства-прототипа равно 5т . Также отметим, что сложность сумматора по числу входов логических элементов меньше, чем сложность устройства-прототипа, и равна 51 (сложность прототипа равна 65).

Ниже приведена таблица истинности логических функций Zi, 7.г и Ез, реализуемых сумматором по модулю пять.

Формула изобретения Сумматор по модулю пять, содержащий десять элементов И, три элемента ИЛИ-НЕ, три элемента ИЛИ и первый элемент ЗАПРЕТ, причем входы первого, второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго и третьего элементов И, вторые входы которых соеди- нены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора, выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с первыми входами четвертого и пятого элементов И, выход четвертого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, а выход первого элемента ИЛИ явля- ется пе-рвым разрядным выходом сумматора, выходы пятого и шестого элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого является вторым разрядным выходом сумматора, отличающийся тем, что, с целью повышения быстродействия, в него введены первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и второй элемент ЗАПРЕТ, причем входы первого,

0

5

0

0

5 5

0

5

второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго И третьего элементов ИЛИ-НЕ и с первыми входами первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора, выход первого элемента И соединен с первым входом десятого элемента И, вторым входом пятого элемента И, входом управления второго элемента ЗАПРЕТ и первым входом седьмого элемента И, выход первого элемента ИЛИ-НЕ соединен с первыми входами восьмого и девятого элементов И, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым информационным входом первого элемента ЗАПРЕТ и первым входом шестого элемента И, выход второго элемента И - с вторыми входами девятого и десятого элементов И и управляющим входом первого элемента ЗАПРЕТ, выход второго элемента ИЛИ-НЕ - с вторым входом восьмого элемента И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - с вторыми бходами четвертого, шестого и седьмого элементов И и первым информационным входом второго элемента ЗАПРЕТ, выход третьего элемента И соединен с третьими входами первого и второго элементов ИЛИ, выход третьего элемента ИЛИ-НЕ - с вторыми информационными входами первого и второго элементов ЗАПРЕТ, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - с третьими входами четвертого и восьмого элементов И, выход десятого элемента И соединен с четвертым входом первого элемента ИЛИ, выход второго элемента ЗАПРЕТ - с четвертым входом второго элемента ИЛИ, а выходы седьмого, восьмого и девятого элементов И - с первым, вторым и третьим входами третьего элемента ИЛИ, выход которого является третьим разрядным выходом сумматора.

Продолжение таблицы

Изобретение относится к вычислительной технике и автоматике и может быть ис- пользовано для построения систем передачи и переработки дискретной информации. Цель изобретения - повышение быстродействия сумматора. Сумматор по модулю пять содержит десять элементов И 1...10, три элемента ИЛИ-НЕ 11, 12, 13, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, 15, 16, два элемента ЗАПРЕТ 17, 18 и три элемента ИЛИ 19, 20, 21, соединенные между собой функционально.1 ил. 1 табл.