Устройство для решения дифференциальных уравнений Советский патент 1993 года по МПК G06F15/328 

Изобретение относится к вычислительно А технике и может быть использовано при построении аналого-цифровых интегри- руощих машин и специализированных процессоров, предназначенных для модели ювания динамических процессов и (или) ре пения систем дифференциальных урав- не -1ий.

Цель изобретения - повышение точности моделирования решения неоднородной системы дифференциальных уравнений с пе семенными коэффициентами в виде не- прэрывной функции времени.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит первый 1, второй 2, -ретий 3 блоки буферной памяти, первый 4 второй 5 умножители, первый 6 сумматор, синхронизатор 7, первый 11, второй 10, тротий 9 и четвертый 8 блоки памяти, первый 15, второй 14, третий 13 и четвертый 12

цифроаналоговые преобразователи, третий 19, четвертый 18, пятый 17 и шестой 16 сумматоры, третий 22, четвертый 21, пятый 20 умножители, второй 23 сумматор, генератор пилообразного напряжения 24, шестой 25 умножитель,.квадратор 26, счетчик 27, первый 28, второй 29, третий 30, четвертый 34, пятый 33, шестой 32 и седьмой 31 информационные входы устройства вход запуска 35 устройства, вход минус единица 36, информационный выход 37 устройства, первый 38 и второй 39 выходы какала времени. Входы начальной установки первого И, второго 2 и третьего 3 блоков буферной памяти подключены соответственно к первому 28, второму 29, третьему 30 информационным входам устройства. Выход первого 1 блока буферной памяти соединен с первым информационным входом первого 4 умножителя, выход которого подключен к первому информационному входу первого 6 сумма00

со

XI GO

00

тора. Выход второго 2 блока буферной памяти соединен с первым информационным входом второго 5 умножителя, выход которого подключен ко второму информационному входу первого б сумматора, третий информационный вход которого соединен с выходом третьего 3 блока буферной памяти. Четвертый 34, пятый 33, шестой 32 информационные входы устройства подключены к входам начальной установки соответствен- но первого 11, второго 10 и третьего 9 блоков памяти, выход которого соединен со вторым информационным входом первого 4 умножителя, информационными входами третьего 13 цифроаналогового преобразо- вателя (ЦАП) и второго 10 блока памяти, выход которого соединен с информационным входом первого 15 ЦАП, выход которого подключен к первым входам третьего 19, четвертого 18, пятого 17 сумматоров. Выход второго ЦАП подключен ко вторым входам третьего 19 и пятого 1.7 сумматоров. Выход третьего 13 ЦАП подключен к второму входу четвертого 18 сумматора и к третьим входам третьего 19 и пятого 17 сумматоров, выход которого соединен с первым входом четвертого 21 умножителя, выход которого подключен к третьему входу второго 23 сумматора, первый вход которого соединен с выходом третьего 19 сумматора, а второй вход соединен с выходом третьего 22 умножителя, первый вход которого соединен с выходом четвертого 18 сумматора. Выход второго 23 сумматора является информационным выходом 37 устройства. Управляю- щий вход синхрогенератора.7 подключен к входу запуска 35 устройства. Второй выход 7.2 синхрогенератора 7 подключен к входам считывания первого 1 и второго 2 блоков буферной памяти и к первым управляющим входам первого 4 и второго 5 умножителей, вторые управляющие входы которых соединены с входом считывания третьего 3 блока буферной памяти, третьим 7.3 выходом синхрогенератора 7 и с первым управляющим входом первого 6 сумматора, второй управляющий вход которого соединен с входами считывания/установки первого 11, второго 10 и третьего 9 блоков памяти и четвертым выходом 7.4 синхрогенератора 7, первый выход которого соединен с входом синхронизации генератора пилообразного напряжения (ГПН) 24 и счетным входом счетчика 27, вход начальной установки которого соединен с входом минус единица 36 устрой- ства, а выход является первым 38 выходом канала времени. Выход ГПН 24 является вторым 39 выходом канала времени устройства, а также соединен с вторым входом третьего 22 умножителя и через квадратор

26 с вторым входом четвертого 21 умножителя. Седьмой 31 информационный вход устройства соединен с входом начальной установки четвертого 8 блока памяти, вход считывания/установки которого соединен с четвертым 7.4 выходом синхрогенератора 7, а выход соединен с вторым информационным входом первого 4 умножителя, информационным входом третьего 9 блока памяти и с информационным входом четвертого ЦАП 16, выход которого соединён с четвертым входом шестого 16 сумматора/первый, второй и третий входы которого подключены соответственно к выходам первого 15, второго 14 и третьего 13 ЦАП, а выход подключен к первому входу пятого 20 умножителя, выход которого соединен с четвертым входом второго 23 сумматора, а второй вход соединен с выходом шестого умножителя 25, первый вход которого соединен с выходом ГПН 24, а второй вход соединен с выходом квадратора 26.

Рассмотрим работу устройства на примере моделирования динамического процесса, описываемого системой дифференциальных уравнений

X A(t)X + Q(t),X(to) Xo,

(1)

где A(t) и Q(t) - матрица и вектор переменных коэффициентов соответственно.

Используя аппроксимацию процесса кубическим нормализованным базисным вектор-сплайном размерности п

X(t)V(t) Ј BiWB3 (tftO.(2)

заданным на сетке узлов

A:t-2 M to ti,..,(3)

где

B3 (t,t,) ±(2+о1з)3ВоМ-г(|-ай2-)Bo4(f-0,3)801+1 + + |(2-01з)3ВоН-2,(4)

01з г (t - ti), h ti+i - ti - шаг сетки, (5)

.Во1И, при left, ti+1) |0, при tefti, ti+1)1

(6)

Отметим, что представление (4) для . ti+i эквивалентно представлению

X(t)V(thl(i)3(B,+2-3BM + + 3 В,- Вн) +i()2 (BKI -2 ВЦ2 v h ft-ti 2( h

+ B,-i)+l(Vi)(BM-BM) +

+ (Bi + 1 + Bi -4+Вм),(7)

где . bi2, b(3,..., вектор коэффициентов сплайна.

Для производной соответственно пол-

.«-((Вна-ЭВм

dt

Ч ЗВ| - Вы) + () (Bi-ы - 2 В. + Вы) +

Th (B|+I-BM (8)

огда для моментов времени , , 1, 2,

на основании (7) и (8) решение системы уравений (1) может быть приведено к виду

Bl+2

+

В| + Рц-Г1Ми-1Вн-1 + Рн-Г1СЫ,. .(9)

фгРм-1 g 3E-hA(ti-n),

1

U+1

6h

3E + hA(tH-i),

Mi+1 A(tH-i),

E - единичная матрица. H ачальные условия для (9) формируются на основании начальных условий из (1) и с использованием соотношений

V(to) Xo,(13)

.(to)X(to),(14)

(to)X(to).(15)

Уравнения для определения векторов В-1, B|O и Bi имеют вид из (1), (7), (8), (13И15) Bi + 4Bo+B-i 6Xo.(16)

Bi - В-1 2h A (to)Xo + Q(to)J,(17)

Bi - 2Во+В-1 Ь2{ -Ј A(to) + A2(to)Xo+ dt

+ A(to)Q(to)(to)}(18)

Моделирование процесса (1) осуществляется путем вычисления коэффициентов сплай- на Bi по формулам (9)-{12) и использования ппроксимации (2) на основе представле- Йия (7) с начальными условиями (16)-{18).

Конструктивно никаких новых блоков и функциональных узлов по сравнению с прототипом в заявляемом устройстве нет. Все, в том числе и дополнительно введеннные, Елоки аналогичны блокам прототипа. А v менно: первый 1, второй 2 и третий 3 блоки буферной памяти предлагаемого устройст- еа такие же, как и первый 1, второй 2 и третий 3 блоки буферной памяти прототипа; г ервый 4 и второй 5 умножители аналогич- t ы первому 4 и второму 5 умножителям про- ютипа; первый 6 сумматор аналогичен г ервому 6 сумматору прототипа; синхроге- ератор 7 аналогичен синхрогенератору 10

прототипа; блоки памяти 8, 9, 10, 11 аналогичны блокам памяти 7, 8,9 прототипа; ЦАП 12, 13, 14, 15 аналогичны ЦАП 15, 16, 17 прототипа; третий 19, четвертый 18, пятый

17, шестой 16 сумматоры аналогичны сумматорам 18, 19, 20 прототипа; третий 22, четвертый 21, пятый 20 и шестой 25 умножители аналогичны третьему 21 и четвертому 22 аналоговым умножителям прототипа;

второй 23 сумматор аналогичен пятому 23 сумматору прототипа; ГПН 24 аналогичен ГПН 11 прототипа; квадратор 26 аналогичен квадратору 12 прототипа; счетчик 27 аналогичен счетчику 20 прототипа.

В исходном состоянии в первый 1, второй 2 и третий 3 блоки буферной памяти с первого 28, второго 29 и третьего 30 информационных входов устройства соответственно записаны значения матриц Р L, Р М,

в моменты времени ti, , 3, 4,..., рассчитанные по формулам (10), (11), (12) и по заданным функциям времени A(t) и Q(t). В первый 11. второй 10, третий 9 блоки памяти с четвертого 34, пятого 33 и шестого 32 информационных входов устройства записаны

соответственно значения коэффициентов

В-1, Во и Bi, рассчитанные по формулам

. (16)-(18), по заданным начальным условиям

и известным функциям A(t) и Q(t) при . 8

четвертый блок памяти записаны значения В2, рассчитанные по формулам (9)-(12) длч , В счетчик 27 в исходном состоя нии записывается значение - со входа36 ми нус единица.

Запуск устройства осуществляется путем запуска синхрогенератора 7 с входа запуска 35. Синхрогенератор 7 на своих четырех выходах формирует четыре последовательности тактовых импульсов одинаковой частоты следования, которые сдвинуты относительно друг друга на величины задержки, определяемые быстродействием решающих блоков.

Первый тактовый импульс с выхода 7.1

синхрогенератора 7 поступает на счетный вход счетчика 27 и запускает генератор пилообразного напряжения (ГПН) 24. ГПН 24 формирует на своем выходе линейно нарастающее напряжение от О до +U за период тактовых импульсов с выхода 7.1 синхрогенератора 7 от ti до ti+1. По приходе очередного тактового импульса на вход ГПН 24 напряжение на выходе ГПН 24 скачком изменяется от +U до О и затем в течение

следующего периода линейно нарастает от О до +U. Таким образом, на выходе ГПН

24 моделируется величина - (t - ti), где h шаг сетки. В данном случае шаг сетки выбран равномерным и равен Т™ периоду еледования тактовых импульсов. Коэффициент

- характеризует угол наклона прямой воз- h

растания пилообразного напряжения ГПН 24. Следовательно, сигнал с выходаТПН 24 поступает на второй 39 выход канала времени и формирует аналоговую модель изменения текущего времени внутри периода следования тактовых импульсов от О до

Тти.Кроме того, сигнал с выхода ГПН 24 поступает на второй вход третьего 22 умножителя, через квадратор 26 - на второй вход четвертого 21 умножителя и на первый вход шестого 25 умножителя, на второй вход которого поступает сигнал с выхода квадратора 26. Таким образом, на второй вход третьего 22 умножителя поступает сигнал,

моделирующий величину r-(t-ti). На второй

вход четвертого 21 умножителя с выхода квадратора 26 поступает сигнал, моделиру12

ющий величину -- (t - ti) . На второй вход

пятого 20 умножителя поступает с выхода шестого 25 умножителя сигнал, моделирующий величину -- (t - ti)3.

Счетчик 27 ведет подсчет числа периодов тактовой частоты и выдает дискретное значение числа периодов тактовой частоты на первый выход 38 канала времени. Таким образом, на выходах 38 и 39 формируется канал текущего времени, а именно; на выходе 38 - дискретное значение числа периодов тактовой частоты, а на выходе 39 - аналоговая модель текущего времени внутри периода следования тактовых импуль- сов. В результате действия первого тактового импульса с выхода 7.1 синхроге- нератора 7 на выходах 34 и 35 канала времени моделируется интервал времени to, ti (на выходе счетчика 24 - значение О).

В течение интервала времени to, ti между первым и вторым тактовыми импульсами с выхода 7.1 синхрогенератора 7. В первом 11, втором 10, третьем 9 и четвертом 8 блоках памяти хранятся значения коэффициентов сплайна В-ь Во, Bi, 62 соответственно, записанные в них в исходном состоянии. Первый 15, второй 14, третий 13 и четвертый 12 ЦАП преобразуют значения коэффициентов сплайна В-1, Во, Bi, 62, записанных в цифровом виде в блоках памяти 11, 10, 9, 8, соответственно, в аналоговую форму. Сигналы с выхода ЦАП 12 поступают на неинвертирующие входы шестого 16 сум

матора, Сигналы с выхода ЦАП 13 поступают на инвертирующие входы шестого 16 сумматора и на неинвертирующие входы третьего 19, четвертого 18 и пятого 17 сумматоров. Сигналы с выхода ЦАП 14 поступают на неинвертирующие входы шестого 16 и третьего 19 сумматоров и на инвертирующие входы пятого 17 сумматора Сигналы с выхода ЦАП 15 поступают на неинвертирующие входы третьего 19 и пятого 17 сумматоров и на инвертирующие входы четвертого 18 и шестого 16 сумматоров. Третий 19. сумматор суммирует сигналы с выхода ЦАП 15 с коэффициентом К -1; с выхода

о . .

2

ЦАП 14 - с коэффициентом К с выхода

О

ЦАП 13 с коэффициентом К -1 Четвертый.

о сумматор 18 суммирует сигналы с выхода

ЦАП 15 с коэффициентом К - -; с выхода

ЦАП 13 с коэффициентом К . Пятый 17 сумматор суммирует сигналы с выхода ЦАП 15 с коэффициентом с выхода ЦАП 14 с коэффициентом К -1; с выхода ЦАП 13 с коэффициентом . Шестой сумматор 16

суммирует сигналы с выхода ЦАП 15с коэффициентом ; с выхода ЦАП 14 с коэффициентом К -; с выхода ЦАП 13 с коэффициентом К - ; с выхода ЦАП 12 с

коэффициентом К -г. Таким образом, на

о

первом такте работы третий 19, четвертый 18, пятый 17 и шестой 16 сумматоры на своих выходах формируют в аналоговой форме следующие векторы:

на выходе третьего 19 сумматора: Bi +

+ 4Bo +

на выходе четвертого 18 сумматора:

7J-ЈBi-B-i ;

на выходе пятого 17 сумматора: -2Bo+B-i3;-.. ;

на выходе шестого 16 сумматора: Вг- -3Bi + 3Bo-B-i.

Сигналы с выхода третьего 19 су ммато- ра поступают на первые входы второго 23 сумматора. Сигналы с выхода четвертого 18 сумматора, умноженные в третьем 22 умножителе на величину т- (t - to), поступают на

вторые входы второго 23 сумматора. Сигна- лн с выхода пятого 17 сумматора, умножен- Hi е в четвертом 21 умножителе на величину

1

-4 (t - to) .поступают на третий вход второhf..

гс 23 сумматора. Сигналы с выхода шестого

1 (i сумматора, умноженные в пятом 20 умнож чтеле на величину - (t - to)3, поступают на

h четвертый вход второго 23 сумматора. В рез льтате, второй 23 сумматор формирует на информационном выходе 37 устройства иске мый вектор динамического процесса (1) ее гласно принятой аппроксимации (2), (7) д/ я интервала времени to, ti

X(t) V(t) -1 (l)3 (B2 - 3 Bi +3 Bo -B-1)+|(l)2(Bi-2Bo + B-1) + 1 Д-to

cc

нхрогенератора 7 производит считывание значений матриц LZ и Р2 Ма соответственно с первого 1 и второго 2 блоков б ферной памяти, соответствующие моменту

Pj LaBi в умножителе 4 и Р2 МгВ2 в умно- жйтеле 5.

Тактовый импульс с выхода 7.3 синхро- генератора 7 сдвинут относительно тактово)(Bi-B-i)+(Bi + 4B0 + B-i). Первый тактовый импульс с выхода 7.2

го

на время, необходимое для вычисления

матричных произведений в умножителях 4

импульса с выхода 7.2 синхрогенератора

э.

Первый тактовый импульс с выхода 7.3 ciнхрогенератора 7 производит считывание результатов операции матричного умножения в умножителях 4 и 5 и значений матрицы , соответствующих моменту Bf емени , с третьего 3 блока буферной мяти, а также управляет операцией суммирования в первом сумматоре 6. Таким of разом, первый сумматор 6 по первым такте вым импульсам с выходов 7.2,7.3 синхро- гбнератора 7 формирует вектор коэффициентов сплайна согласно (9)

Вз-P2 L2Bl + Р2 1М2В2 + .

Тактовый импульс с выхода 7.3 синхро- тегнератора 7 сдвинут относительно тактового импульса с выхода 7.2 синхрогенератора на время, достаточное для вычисления м ггричных сумм в первом 6 сумматоре. Первый тактовый импульс с выхода 7.3 синхрогенератора 7 производит перезапись коэффициентов сплайна: Вз - из сумматора

5

5

6в четвертый блок 8 памяти, В2 - из четвертого 8 блока памяти в третий 9 блок памяти, Bi - из третьего 9 блока памяти во второй 10 блок памяти, Во - из второго 10 блока

памяти в первый 11 блок памяти.

Таким образом, после первого тактового импульса с выхода 7.4 синхрогенератора

7блоки 8-19 устройства оказываются готовыми к моделированию динамического про0 цесса на следующем интервале времени ti. 12. Поэтому, первый тактовый импульс с выхода 7.4 синхрогенератора 7 следует непос- редственно перед вторым тактовым импульсом с выхода 7.1, после которого устройство формирует модель решения на следующем шаге.

Каждый (1+1}-й тактовый импульс с выхода 7.1 синхрогенератора 7 синхронизирует работу ГПН 24 и записывает в счетчик 27 очередную единицу, с выхода которого на первый выход 38 канала времени поступает число I. соответствующее -му интервалу времени ti, ti+ij. ГПН 24 формирует на втором 39 выходе канала времени модель изменения текущего времени внутри периода следования тактовых импульсов в виде линейно нарастающего напряжения от О до +U,

Кроме того, ГПН 24 совместно с квадратором 26 и шестым 25 умножителем формирует и подает на вторые входы третьего 22, четвертого 21 и пятого 20 умножителей соответствующие временные модели. А именно: на второй вход третьего 22 умножителя поступает сигнал, моделирующий величину

5

0

- (t - ti); на второй вход четвертого умножи- h

теля 21 поступает сигнал, моделирующий величину -- {t - ti) , а на второй вход пятого

умножителя 20 поступает сигнал, моделирующий величину h 3(t-ti)3. Непосредственно перед (1+1)-м тактовым импульсом с выхода 5 7.1 синхрогенератора 7 под действием J-тых тактовых импульсов с выходов 7.2, 7.3, 7.4 . вычислены и записаны в блоки памяти 8, 9, 10, 11 следующие значения коэффициентов сплайна Ви-2, Bi-и, BI, BI-I, соответственно. 1-й тактовый импульс с выхода 7.2 синхроге0

5

нератора 7 считывает значения матриц Ри-1 LH-I и Рн-Г Mi-и с первого 1 и второго 2 блоков буферной памяти соответственно и произведения Pi+r1U+iBi и

вычисляет

Рн-Г1М|-цВн-1 в первом 4 и втором 5 умножителях соответственно. 1-й тактовый импульс с выхода 7.3 синхрогенератора 7 считывает значения матриц Рн-1 U+iBi и Pi+r1Mi+iBl+i с выходов первого 4 и второго 5 умножителей соответственно и Pi-n 1Qi+i с выхода

третьего 3 блока буферной памяти и производит вычисление в первом 6 сумматоре суммы (9)

Вн-2 Pi+1 Li + iBi + Рн-1 Mi + iBn-1 +

+ PH-l 1Qi+l

1-й тактовый импульс с выхода 7.4 синх- рогенератора 7 производит перезапись значений коэффициентов сплайна: Bi+а из сумматора 6 в четвертый 8 блок памяти; Вн-1 из четвертого 8 блока памяти в третий 9 блок памяти; Bi из третьего 9 блока памяти во второй 10 блок памяти; Вi-i из второго 10 блока памяти в первый 11 блок памяти, ЦАП 12, 13, 14, 15 преобразуют значения векторов Bi+2, Bi+1, Bi, Вы с выходов блоков памяти 8-11 соответственно в аналоговую форму. Третий 19, четвертый 18, пятый 17 и шестой 16 сумматоры после действия 1-х тактовых импульсов на своих выходах формируют в аналоговой форме следующие векторы:

л

третий 19 сумматор: - Bi-н + 4Bi + четвертый 18 сумматор: Вн-1 - пятый 17 сумматор: -г Вм - 2Bi + Вм,1 . шестой 16 сумматор: - ЗВм +

и

+ ЗВ|-Вм,

которые поступают первые входы второго 23 сумматора, третьего 22, четвертого 21 и пятого 20 умножителей соответственно.

Сигнал j (---) Вн-1 - В и} с выхода треть-. его 22 умножителя;,

сигнал (-гр)2 Вм - 2В| + Вм с выхода четвертого 21 умножителя;

сигнал | (-1)3 Вм -ЗВн-i + ЗВ| - Вм

с выхода пятого 20 умножителя поступают на второй, третий и четвертый входы второго 23 сумматора соответственно. Таким образом, после действия (i+1)-ro тактового импульса с выхода 7.1 синхрогенератора 7 второй 23 сумматор формирует на информационном выходе 37 устройства модель динамического процесса, описываемого системой дифференциальных уравнений (1), в виде аппроксимации (7), соответствующую интервалу времени ti, ti-и

x()v(th1 (p)3 Вм - звн-1 + 3Bi - BMjr Ј ()2 Вн-1 - 2Bi +

1 Ви + + 4B| + Bhll

Таким образом, устройство формирует модель динамического процесса, описываемого неоднородной системой дифференциальных уравнений с переменными коэффициентами, в виде непрерывной функции времени. Благодаря использованию нормализованных В-сплайнов третьей степени де- фекта 1, имеет непрерывные первую и вторую производные,

Применение сплайнов более высокой степени, по сравнению с прототипом, всегда позволяет повысить точность аппроксимации. Но при нахождении приближенного решения системы дифференциальных уравнений с использованием сплайнов при степени сплайна, равной 4 и более, решение

становится неустойчивым, Для сплайнов второй степени 52 справедливо при достаточно малом шаге h

IS2(x)-y(x)| Kh2,

где у(х) - точное решение;

К - константа;

h - шаг сплайна,-

в то время как для сплайнов третьей степени 5з

S3(x)-y(x).

Следовательно, предлагаемое устройство, сохраняя достоинства прототипа - формирование решения в виде непрерывной функции времени - повышает точность моделирования найденного решения.

Формула из обретения

Устройство для решения дифференциальных уравнений, содержащее первый, второй и третий блоки буферной памяти, первый и второй умножители, первый, второй и третий блоки памяти, первый сумматор и синхрогенератор, причем первый выход синхрогенератора подключен к входам считывания первого и второго блоков буферной памяти, входы начальной установки первого, второго и третьего блоков буферной памяти подключены соответственно к первому, второму и третьему инфор- мационным входам устройства, управляющий вход синхрогенератора подключей к входу запуска устройства, второй выход синхрогенератора подключен к входам считывания-установки первого, второго и третьего блоков памяти, входы начальной установки первого, второго и третьего блоков памяти соединены с четвертым, пятым и шестым информационными входами устройства соответственно, выход первого блока буферной памяти соединен с первым информационным входом первого умножителя, выход первого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, отличающееся тем, что, с целью расширения

функциональных возможностей за счет ре- шония неоднородной системы дифферен- Ц1альных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени, в него введены генератор пилообразного напряжения, квадратор, третий, четвертый, пятый и шестой умножители, Четыре цифроаналоговых преобразователя, второй, третий, четвертый, пятый и шестой сумматоры, счетчик и четвертый блок памяти причем выходы первого и второго умножителей соединены соответственно с вторым и третьим информационными входами первого сумматора, выход второго блока буферной памяти соединен с первым информационным входом второго умножителя, второй информационный вход которого со единен с выходом первого блока памяти и с информационными входами второго блока памяти и первого цифроаналого- всго преобразователя, выход которого соединен с первым входом второго сумма- то за, второй вход которого соединен с пер- вь ми входами третьего, четвертого и пятого

су

мматоров и с выходом второго цифроанасо мг ть

лотового преобразователя, вход которого соэдинен с выходом второго блока памяти, с i торым информационным входом первого yr/ножителя и информационным входом третьего блока памяти, выход которого соединен с информационным входом четвертого блока памяти и входом третьего цифроаналогового преобразователя, выход которого соединен с третьим входом второго сумматора и вторыми входами третьего и пятого сумматоров, третий вход последнего эдинен с вторым входом четвертого сум- тора, третьим входом третьего и четверм входом второго сумматоров и с

выходом четвертого цифроаналогового преобразователя, вход которого соединен с выходом четвертого блока памяти, установочный вход которого соединен с

седьмым информационным входом устройства, выходы второго, третьего, четвертого и пятого сумматоров соединены соответственно с первыми входами третьего, четвертого, пятого умножителей и шестого

сумматора, выход которого является информационным выходом устройства, первый выход синхрогенератора соединен с первыми управляющими входами первого и второго умножителей, вторые управляющие

входы которых соединены с входом считывания третьего блока буферной памяти, третьим входом синхрогенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого

соединен с вторым выходом синхрогенератора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика, вход начальной установки которого

соединен с входом Минус единица устройства, а выход является первым выходом канала времени устройства, выход генератора пилообразного напряжения является вторым выходом канала времени устройства ч

соединен с первым входом шестого умножителя, вторым входом пятого умножителя, ,з через квадратор - с вторыми входами четвертого и шестого умножителей, выход последнего соединен с вторым входом

третьего умножителя, выход которого соединен с вторым входом шестого сумматора, третий и четвертый входы которого соединены соответственно с выходами четвертого и пятого умножителей.

.