УСТРОЙСТВО ПАМЯТИ и РЕГИСТРАЦИИ Советский патент 1968 года по МПК H03K23/76 

.

Известны устройства памяти и регистрации, содержащие накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления.

Описываемое устройство отличается от известных тем, что оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили| подключены к усилителям чтения числовых линеек, входы установки соединены с выходами входного блока, а выходы этих элементов памяти подключены к соответствующим формирователям импульсов тока, а также содержит схему «ИЛИ-ИЕ, входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления. Это позволяет увеличить быстродействие устройства.

На чертеже представлена схема предложенного устройства памяти и регистрации. Устройство содержит накопитель / информации на тороидальных сердечниках 2 с прямоугольной нетлей гистерезиса, пронизанных разрядными шинами 3 записи-считывания, щииами 4 записи-считывания числовой лиг нейки и щинами 5 чтения числовой линейки,

2,

В устройство входят разрядные ключи 6, разрядные формирователи 7 импульса полутока записи нуля, разрядные формирователи 8 имнульса полутока записи единицы, адресные формирователи 9 двухпОлярных импульсов полутоков записи-считывания, адресные вентили 10, блок управления //, усилители 12 чтения числовой линейки, вентили 13 блокировки, дополнительные элементы 14 памяти: (переноса), входной блок 15 и схема /б «ИЛИ-НЕ.

Пакопитель 1 построен но принципу выбора запоминающего сердечника 2 при совпадении адресного и разрядного полутоков. Шина чтения 5 через соответствующий усилитель чтения 12 и вентиль блокировки 13 подключена ко входу установки в нулевое состояние (вход сброса) элемента памяти 14. Каждый элемент памяти 74 используется одновременно и для хранения ири(3нака обращения к данной числовой линейке и для запо1минания сигнала переноса, возникающего при суммировании кода, хранимого в числовой линейке, с поступившим по данному каналу единичным приращением. Элементы памяти 14 являются элементами с неразрущающим считыванием информации (например, триггер). Входной блок 15 соединяет канальные входы со входами установки в единичное состояние (входы установки) элементов иамяти 14. Выход каждого элемента памяти 14 через адресные вентили 10 подключен к соответствующему адресному формирователю 9. Блок управления 11 обеспечивает последовательное срабатывание разрядных ключей 6 и вырабатывает управляющие сигналы, поступающие на другие блоки устройства. Блок управления 11 состоит из задающего генератора и распределительного устройства. Схема 16 «ИЛИ-НЕ предназначена для фиксации окончания сумАшрования поступившего единичного приращения по всем каналам и имеет число входов, равное числу каналов. Входы схемы 16 соединены с выходами элементов памяти 14. Выход схемы 16 соединен с блоком управления 11.

В режиме сложения единичных приращеНИИ с кодами числовых линеек устройство работает следующим образом. Накопленная ,к определенному моменту времени информация о суммарном числе импульсов, поступивщих по определенному каналу, хранится в двоичном коде в соответствующей числовой линейке накопителя 1.

В такте приема информации подлежащие счету импульсы каналов через входной блок 15 устанавливают в единичное состояние соответствующие элементы памяти 14. Затем в числовых линейках накопителя 1 начинается одновременное суммирование поступивщих единичных приращений соответствующих каналов. Суммирование осуществляется последовательно по разрядам, начиная с младшего. Значения разрядных сумм получаются в два такта.

В первом такте сигналы с находящихся в единичном состоянии элементов памяти 14 через адресные вентили 10 возбуждают соответствующие адресные формирователи полутоков записи «1. Одновременно сигналы с блока управления 11 вызывают срабатывание разрядного формирователя 8 полутока записи «1 и соответствующего разрядного ключа 6 младшего разряда. Таким образом, осуществляется запись «1 в данной разрядной позиции всех избранных каналов и происходит выявление сигналов переноса в следующий старший разряд. Если первоначально сердечни1К младшего разряда некоторой числовой линейки находился в состоянии «О, то при подаче полутоков записи «1 происходит перемагничивание этого сердечника, и па шине чтения 5 данной числовой линейки появляется сигнал, переводящий в кулевое состояние соответствующий элемент памяти 14. Нереход элемента памяти 14 в нулевое состояние указывает на отсутствие дальнейшего переноса и на снятие признака обращения к числовой линейке данного какала. На этом процесс суммирования по данному каналу заканчивается. Однако, если сердечник младшего разряда некоторой числовой линейки первоначально находился в состоянии «1, то под воздействием полутоков записи «1 его состояние не изменяется. Следовательно, на шине чтения 5 этой числовой линейки сигнал не иояв.чяется, и соответствующий элемент памяти 14 остается в едининном состоянии, указывая на наличие дальпейшего переноса и признака обращения по данному каналу. Таким образом, по окончании первого такта в единичном состояни.и остаются только элементы памяти 14 тех числовых линеек, в которых имеются перепосы в следующий старший разряд. Для получения правильного значения разрядных сумм необходимо записать «О в младшем разряде числовых линеек, имеющих перенос. Во втором такте сигналы переноса с элементов памяти 14 используются для возбуждения соответствующих адресных формирователей полутока записи «О. При этом одновременно срабатывают разрядный формирователь 7 полутока записи «О и соответствующий разрядный ключ 6 младщего разряда и. происходит переключение в состояние «О сердечников соответствующих числовых линеек. Возникающие при этом на шинах чтения 5 сигналы на вход сброса элементов

памяти 14 не проходят, так как на вентили блокировки 13 в этом такте не подается стробирующий сигнал.

Далее описанный двухтактный цикл работы устройства повторяется для каждой из

последующих разрядных позиций до окончания процесса суммирования по всем каналам. В этот момент все элементы памяти 14 находятся в нулевом состоянии, а схема 16 вырабатывает сигнал, поступающий на блок управлепия //, который подготавливает устройство к приему новой информации. В режиме вычитания единичных приращений одновременно по произвольному числу каналов устройство работает аналогично вышеописапному с той лищь разницей, что в первом такте срабатывают соответствующие адресные формирователи полутоков записи «О, разрядный формирователь 7 полутока записи «О н разрядный ключ 6 младшего

разряда, а во втором такте срабатывают разрядный формирователь, 8 полутока записи «1, разрядный ключ 6 младшего разряда н адресные формирователи полутоков запи-си «1 тех числовых ячеек, элементы памяти которых остались после первого такта в единичном состоянии. ИрИчем, единичное состояние элементов памяти 14 соответствует в этом наличию сигнала займа из старшего разряда и наличию признака обращения по

данному каналу.

Вывод информации из устройства осуществляется в последовательном двоичном коде одновременно по произвольному числу каналов. При этом элементы памяти 14 тех числовых линеек, из которых должна быть выведена информация, через входной блок 15 устанавливаются в единичное состояние. Затем производится последовательный поразрядный опрос всех избранных числовых лнне пропускают считанные сигналы на входы сброса элементов памяти 14. После окончания считывания на элементы памяти 14 из блока управления // подается общий сигнал сброса, и устройство готово к дальнейшей работе в любом из указанных режимов.

Возможна также организация вывода информации в параллельном двоичном коде последовательно по каналам, как в обычном запоминающем устройстве.

Предмет изобретения

Устройство памяти и регистрации, содержащее накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления, Отличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили подключены к усилителям чтения числовых линеек, входы установки соединены с выходами входного блока, а выходы этих элементов подключены к соответствующим формирователям импульсов тока, а также схему «ИЛИ-ПЕ, входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления.