Многофункциональное запоминающее устройство Советский патент 1975 года по МПК G11C15/00 

1

Изобретение относится к вычислительной технике.

Системы нереработки информации получают все более широкое нримененне для решения информационно-логических задач во многих областях науки и техники.

Процесс интегрирования является одной ич этих задач. В режиме интегрирования различаются три операции: операция подсчета единичных приращений, операция суммирования двух слов и операция определения переполнения интегратора, поэтому каждая система, в которой выполняется процесс интегрирования, должна содержать счетчик, сумматоры, дискриминатор и три регистра - регистр подынтегральной переменной Т, регистр суммы R и регистр переполнения AZ.

Использование запоминающего устройства (ЗУ) для переработки информации позволяет значительно улучшить характеристики интегрирующих систем. При этом количество передач внутри интегрирующей системы сокращается.

Известны вычислительные машины, в которых операции суммирования двух слов выполняются в ЗУ. Однако им свойственна сложность накопителя и зависимость времени выполнения операций от значений разрядов суммируемых кодов.

ИзБест ;ы схемы для реализации логических функций с числами, хранящимися на магнитных сердечниках. Для выполнения сложных логических функций, например, операции суммирования или вычитания двух слов, на основе элементарных логических операций «ИЛИ и «ШТРИХ ШЕФФЕРА информация предварительно считывается из ячейки ЗУ в промежуточный накопитель и перезаписывается в ту же ячейку. При этом используются возникающие при записи на выходе запоминающей ячейки сигналы.

Таким образом, логические операции выполняются фактически вне ЗУ на специальных схемах.

Известно логическое заноминающее устройство, содержащее накопитель на числовых линейках с адресными и разрядными шинами, подключенными через адресные и разрядные

вентили к соответствующим входам адресных и разрядных формирователей, шину считывания, подключенную к входу усилителя считывания, выход которого соединен с входом входного триггера и блок управления.

Цель изобретения - расширение логических возможностей запоминающего устройства.

В предлагаемом многофункциональном запоминающем устройстве (МФЗУ) можно реализовать нроцесс интегрирования, т. е. можно реализовать операцию суммирования единичных приращений, операцию суммирования или вычитания двух слов, в зависимости от знака и абсолютной величины приращения независимой переменной, и операцию определения переполнения. Поставленная цель достигается путем введения в ЗУ управляющих вентилей, одни из входов которых подключены к соответствующему выходу блока управления, вторые через разрядные вентили к соответствующим входам разрядных формирователей и схемы фиксации приращений, вход которой соединен с выходом усилителя считывания, выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блока управления, и выполнением числовых линеек в виде двух счетчиков Т-счетчика и R-счетчика. На чертеже приведена функциональная схема предлагаемого МФЗУ. МФЗУ содержит накопитель 1 с числовыми линейками 2, каждая из которых является интегратором, включающим счетчик 3, элементы 4 памяти, хранящие значение переменной Т, элемент 5 памяти для хранения знака переменной Т, элемент 6 памяти для храпения знака программы и R-счетчик 7, элементы 8 памяти, хранящие значение R, элемент 9 памяти для хранения значения переполнения, элемент 10 памяти для хранения знака переполнения. Кроме того,- схема ЗУ содержит адресные щины II, разрядные щины 12, щипу 13 считывания, усилитель 14 считывания, выход 15 которого подключен на нулевой вход входного триггера 16 через общий вход 17 МФЗУ, управляющие вентили 18, схему НЕ 19, блок управления 20, который обеспечивает последовательное срабатывание разрядных ключей 21 и вырабатывает управляющие сигпалы, поступающие на другие блоки устройства, разрядные вентили 22, разрядные формирователи 23, управляюн ие вентили 24 1счетчика, управляющие вентили 25 Н-счетчика, схему фиксации приращения 26, в состав которой входят триггер 27 фиксации знака приращения, промежуточный триггер 28, триггер 29 фиксации начального импульса. вентили 30-32, схема НЕ 33, линия задержки 34, щина 35 сброса, щины 36 номера интеграторов, щины ЗУ набора адресов 37, управляющие вентили 38, адресные схемы 39 ИЛИ, адресные вентили 40, адресные формирователи 41, щину 42 выборки Т-счетчика, щину 43 выборки Н-счетчика, щины 44-49 управления. Блок управления 20 еостоит из задающего генератора и разрядного распределителя. Схема МФЗУ работает следующим образом. При подаче на щины 36 сигнала выборки соответствующий интегратор 2 начинает работать в режиме интегрирования. В режиме интегрирования различаются две стадии. В первой стадии ЗУ работает как Т-счетчик для расчета величины текущего значения : Т + 2 Д Г/ в соответствии с принципами подсчета единичных приращений. Вместо определения зна -v-i . V. отдельным счетчиком и последующего суммирования результатов с содержимым Т-регистра, в предлагаемом устройстве используется Т-счетчик 3, на общий вход 17 МФЗУ ATj импульсы подаются непосредственно, и содержимое которого хранится на элементах памяти 4 представляет значение Т. Для этого в каждом цикле на тактах to и ti сигнал на управляющей щине 43 равен «1 и сигнал на щине 42 равен «О, а начиная с такта tz до конца цикла, сигнал на щине 43 равен «О и сигнал на щине 42 равен «1. В г-ом цикле и на такте to система с помощью управляющих сигналов на щинах 48-49 и сигналов на щинах 37 выбора адресов читает значение приращения AT,, которое подается на хранение на входной триггер 16 с помощью сигнала на щине 44. На такте ti система считает знак приращения AT,, который подается для запоминания на промежуточный триггер 28. Начало процесса суммирования значений приращений определяется положением начального импульса в Т-счетчике. До прихода начального импульса на нулевых выходах триггера 29 фиксации начального импульса и триггера 27 фиксации знака приращения появляется «, вследствие чего система работает только в режиме считывания и в режиме записи. Когда начальный импульс подается на единичный вход триггера 29 фиксации начального импульса, па единичном выходе этого триггера появляется «1, открывая управляющие вентили 18 и 31. Процесс суммирования приращения AT; должен начинаться после окончания действия начального импульса. Для этого в цепь вентильной схемы 31 включена линия задержки 34. В результате этого знак приращения AY,подается для запоминания на триггер 27 фиксации знака приращения, и система начинает работат как Т-счетчик, суммируя (вычитая) 3} ачения прираи1,ения AT; с содержимым Тсчетчика. Если знак прираи|ения AT; равен «1, т. е. положителен, то на единичном выходе триггера 27 фиксации знака нриращенпя появляется «1 н счетчик работает в режиме суммирования, а если знак приращения ATi равен «О, то на нулевом выходе триггера 27 фиксации знака приращения появляется «1 и счетчик работает в режиме вычита1;ия. В момент окончания суммирования или вычитания приращепня AT, триггер 27 фиксации знака приращения, промежуточный триггер 28 и триггер 29 фиксации начального импульса переходят в нулевое состояние с помощью сигнала сброса на щине 35 и сигнала на щипе 6, чем осуществляется подготовка к началу следующего цикла. В последнем цикле этой стадии работы ФЗУ на тактах to и ti считываются значеие и знак Ах, которые сохраняются в схеме 6 фиксации приращения на время второй стадни работы ЗУ, в том же цикле знак Дх записывается в последнем разряде элемента памяти 10 R-счетчика интегратора.

Таким образом, схема 26 фиксации приращения в этой стадии выполняет функцию ДХумцожителя, так на единичном выходе триггера 27 фиксации знака приращения появляется «1, в результате чего система работает в режиме суммирования на все время второй стадии при ДХ + 1, на нулевом выходе триггера 27 фиксации знака прирап ;ения появляется «1, в результате чего система работает в режиме вычитания на все время второй стадии, при ДХ - - 1, а при ДХ 0 цикл интегрирования заканчивается.

Во второй стадии ЗУ работает как R-счетчик для суммирования содержимого Т-счетчика к содержимому R-счетчика для получения величины

; : 7 -f ГД Процесс суммирования двух слов, содержащихся в Y- и R-счетчиках 4 и 8, происходит непосредственно в R-счетчике без перевода разрядов Т-слова в соответствующее число импульсов. Это осуществляется при помощи блока управления 20 и управляющих сигналов на шинах 41-44.

В г-ом цикле с момента о до i-i сигналы на щинах 43-44 равны «О, т. е. система заблокирована. На такте ti и при поступлении сигнала на шину 42 и управляющих сигналов на вентили 25 Т-счетчика на входном триггере 16 появляется значение f-ro разряда Тсчетчика Т,. В интервале ti+i и до конца цикла сигнал на щине 43 равен «1 и сигнал на щине 42 равен «О. Система при этом работает

как R-счетчик, суммируя (вычитая) значения Т,- с содержимым R-счетчика.

Значение Д2 определяется переполнением последнего разряда R-счетчика. Определяется знак ДZ в последних двух циклах, когда суммируются знак Т, хранящийся на элементе памяти 5 и знак программы со знаком ДХ, хранящимся на элементе памяти 10, который был записан в этом разряде в кегле первой

стадии работы ЗУ.

Предмет изобретения

I. Многофункциональное запоминающее устройство, содержащее накопитель на числовых линейках с адресными и разрядными щинамп, подключенными через адресные и разрядные вентили к соответствующим входам адресных и разрядных формирователей, шину считывания, подключенную ко входу усилителя считывания, выход которого соединен со входом входного триггера и блок управления, отличающееся тем, что, с целью расширения логических возможностей устройства, в него

введены управляющие вентили, одни из входов которых подключены к соответствующему выходу блока управления, вторые - через разрядные вентили к соответствующим входам разрядных формирователей, и схема фиксации приращений, вход которой соединен с выходом усилителя считывания, выходы схемы фиксации приращений соединены соответственно с входами входного триггера и блока управления.

2. Устройство по п. 1, отличающееся тем, что числовые линейки выполнены в виде двух счетчиков. w ЕЛ И И 231 Т

г /5 И Ш Щ IB Р |3 Pf здф рдгг| 13 Ш1