ДЕСЯТИЧНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО Советский патент 1969 года по МПК H03K23/72 

Предложенное десятичное пересчетное устройство относится к области электронно-измерительной техиики и предназначено для нересчста импульсов, в частности может быть использовано в электронно-счетных частотомерах.

Известны схемы десятичных пересчетных устройств с использованием двойного преобразования входного сигнала, содержащие делители с коэффициентом деления «2 и «5, что позволяет без значительного увеличения цикла измерения и при наличии счетных декад, быстродействие которых может быть на несколько порядков ниже входной частоты, создавать пересчетные устройства с быстродействием до 200 мги.

Однако известные десятичные устройства с двойным преобразованием входного сигнала требуют .использования довольно сложной считывающей системы и двух умножителей импульсов.

ПpeДvTo кeннoe устройство отличается тем, что выход делителя с коэффициентом деления «5 подключеи к запрещающему выходу схемы «запрет, а выход делителя с коэффициентом деления «2 через схему «запрет соединен с одним из входов схемы «ИЛИ, другой вход которой связан с выходом дешифратора, а его входы - со всем.и выходами двух вышеупомянутых делителей и входом «перенос.

Это позволяет упростить схему предложенного устройства.

Схема десятичного пересчетного устройства для п, равного трем, приведена на чертелче. Устройство cocTO)iT из делителя / с коэффициентом деления «2 , выход которого соединен со входом делителя 2 с коэффициентом деления «5 и входом схемы «запрет 3, запрещающий вход которой соединен с выходом делителя 2.

Выход делителей / и J соединены со в.ходами дешифратора 4, а один из его входов - со входом 5 «перенос. Выход дешифратора 4 и выход схемы «запрет 3 соединены со входами схемы «ИЛИ 6, выход которой является выходом 7 устройства.

С выхода 8 дешифратора 4 снимаются ieобходимые управляющие потенциалы на устройство инднкацни.

Перед каждым циклом измерения делители / и 2 устанавливаются в нулевое состояние.

Имп)льсы в течение времеии счета поступают на делитель /, с выхода которого импуль(где п дх- число вход25 сы в количестве

ных импульсов делителя /) поступают на делитель 2 и схему запрета 3. Па схему запрета I заведены управляющие потенциалы с де30 лителя 2 таким образом, что импульс с выхода делителя / соответствует переходу делителя 2 из нулевото состояния. Выходы ячеек делителей / и 2 соединены с дешифратором 4. После прекращения счета на дешифратор 4 подается импульс переноса, который обеснечивает при сумме остатка, большей или равной 10, в делителе I, определяемой делителем 2, подачу импульса с выхода дешифратора 4 через схему «ИЛИ 6 на выход устройства. С дешифратора 4 на устройство индикации подается унравляюший потенциал, отображающий разряд единиц суммы остатка в делителе / « цифры в разряде единиц, определяемой состоянием делителя 2. 5 10 15 И р е д м е т и з о б р е т е и и Десятичное пересчетное устройство, содержащее последовательно соединенные делители с коэффициентом деления «2 и «5, схему «ИЛИ, схему «запрет и дешифратор, отличающееся тем, что, с целью упрощения, выход делителя t коэффициентом деления «5 подключен к запрещающему выходу схемы «запрет, а выход делителя с коэффициентом деления «2 через схему «запрет соединен с одним из входов схемы «ИЛИ, другой вход которой связан с выходом дешифратора, а его входы - со всеми выходами двух вышеупомянутых делителей и входом «перенос.

Вхо(