УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ Советский патент 1969 года по МПК G06F7/52 

Предложение относится к области вычислительной техники.

Известны устройства для деления, содержащие полусумматоры, регистры сдвига, триггеры и логические элементы.

Предложенное устройство отличается тем, что шины ввода делимого и делителя подсоединены посредствОМ соответствующих триггеров « полусумматорам, выходы «оторых подключены к регистра-м сдвига и к блоку сравнения. Триггер ввода делимого подсоединен к соответствующему полусумматору через элемент «И, второй вход которого соединен с шийой ввода дели1мого, выход бло.ка сравнения йодсоеди.нен через третий триггер, выход когорого подсоединен к элементу «И, связывающему ВЫХОД триггера ввода делителя со входом триггера ввбда делимого, к четвертому выходному триггеру, связанному по входу с шиной ввода делимого. Выход блока сравнения через логический элемент «ИЛИ связан с пятым тритгеро.м, один выход которого подключен к элементу «И в цепи связи регистра сдвига с полусумматором делимого, второй выход - к элементу «И, соединенному по выходу со вторым входом четвертого триггера и по второму входу - с ШИНОЙ синхронизации.

за сЧет округления постоянного нечетного числа при делении его на два.

На чертеже представлена схема предложенного устройства.

Оно состоит из полусумматора /, связанного С регистром 2 сдвига, полусумматора 3, связанного с регистром 4 сдвига, блока сравнения 5, триггера 6, связанного с элементами «И 7, «И 8 и «ИЛИ 9, элемента «И 10, управляемого триггером 11 ввода делимого, элемента «И 12, управляемого триггерами 13 и 14, и триггера 15, связанного с триггером 14. Деление переменного числа X на постоянное С осуществляется следующим образом.

Постоянное число С вводится в регистр 2 через полусумматор / и триггер 3 ввода делителя, которым число С делится на два.

Число С подают на вход Л полусумматора 1 единичным кодом. Поступление единиц числа С на полусумматор / сихронизируют с поступлением на него младшего разряда с регистра 2. Ввод единиц числа А , которое представляется единичным кодом, в полусумматор 3 синхронизируют с поступлением на него

младшего разряда с регистра 4. Синхронизацию работы полусумматоров осуществляют от общей линии синхронизапии.

А вводят очередную единицу числа X, представляемого едииичньш кодо1М.

Результат суммирования младшего разряда передают с выхода полусумматора па регистр 4 и на блок сравнения 5, а перенос суммируют со следующим разрядо1М числа, циркулирующего в регистре 4 и поступающего па вход Б полусумматора. Дальше до завершения полно-го цикла сдвига числа в регистре, в полусумматоре :последо1вательно осуществляют суммирование разрядов сдвигаемого числа с результатом переноса. По окончании цикла сдвига на .полусумматоры и на блок сравнения подают синхронизирующий импульс. Поступление синхронизирующего импульса совпадает с .вводом младшего разряда циркулирующего числа на входе Б и единицы на входе А. При отсутствии единицы на входе А в этот моамепт число из регистра 4 проходит через полусумматор без изменений.

Процесс суммирования импульсов единичного кода числа X длится до тех пор, пока код числа, выходящего -из полусумматора 3, не станет равным коду числа, выходящего из полусумматора 1. Равенство последовательных кодов сравниваемых чисел определяют блоком сравнения 5.

Таким образом, в случае совпадения кодов во всех разрядах блок сравнения 5 выдает сигнал, который учитывают как результат вычисления, т. е. результат вычисления .представляет собой число, равное сумме случаев равенства постоянного числа С приращепиям переменного числа X.

Импульсы с выхода блО|Ка сравнения 5 устанавливают триггер 6 в состояние «1. При этом элемент «И 7 закрывается, прекращая поступление импульсов кода с выхода регистра 4 на вход Б полусумматора 5.

Триггер 6 Находится .в состоянии «1 до прихода следующего .импульса синхронизации, устанавливающего его в состояние «О через управляемый триггером элемент «И 8.

Закрывание элемента «И 7 на полный цикл обращения числа в регистре 4 .позволяет полностью очистить регистр 4 от записанного ранее кода и .в то же время дает 1ВО3Мож.ность одновременно вводить приращение числа X на вход А полусумматора 3.

Если по окончании ввода числа С триггер

13остался в состоянии «1, то это указывает на наличие остатка при делении. В этом случае элемент «И 12, управляемый выходом «1 триггера 13 ввода делителя, будет открыт, и импульсы, поступающие на другой вход элемента «И 12 с выхода триггера 14, будут проходить на триггер 11. Счетный вход триггера

14связан с .выходом блока сравнения 5. Этот триггер осуществляет деление выхо.дных и.мпульсов блока сравнения на два, причем выходной импульс образуется при поступлении на вход нечетных импульсов. Каждый .нечетный Импульс с блока сравнения 5 проходит на триггер 11, устанавливая его в состояние «О. Выход «I этого триггера управляет элементом «И 10. Таким образом, после выхода каждого нечетного импульса с блока сравнения элемент «И 10 закрывается, и первый, следующий за этим импульсом, являющимся сигналом равенства чисел С и X, импульс лриращения числа X не приходит на полусумматор 3, т. е. вычитается .из приращения числа А в четном цикле сравнения. Но этот импульс устанавливает триггер 11 в состояние «1. При этом открывается элемент «И 10 длЯ .прохода последующих импульсов приращения числа X

на полусумматор 3.

Выходное число, равное отно.шению числа/Y к числу С, отрабатывается триггером 15, вход «О которого связывают с выходом «1 триггера 14, а вход «1 - с входом числа X.

Импульс, получаемый с триггера 14, устана1вливает триггер в состояние «О. Импульс, наступающий со входа числа X, относящийся к следующему числу сравнения чисел (к четному) устанавливает триггер в состояние «1,

при этом на его выходе «1 получают импульс,, который учитывают как единичное приращение результата вычисления. Если же триггер 15 был установлен в состояние «О, а ввод чис-ла X прекратился, то единица, полученная с

триггера 14 как результат сравнения чисел, не будет передана на выход.

Предмет изобретения

Устройство для деления, содержащее .полусумматоры, связанные с шинами ввода делимого и делителя, регистры сдвига, соединенные с выходами и входами полусумматоров, блок сравнения последовательного кода, триггеры, логические элементы, отличающееся

тем, что, с целью повышения точности выполнения вычислен.ий, шины ввода делимого и делителя подсоеди.нены посредством соответствующих триггеров к полусумматорам, выходы которых по.дключены к регистрам сдвига

и к блоку сравнения, причем триггер ввола делимого подсоединен к соответствующему полусумматору через элемент «И, второй вход которого соединен с шиной ввода делимого, выход блока сравнения подсоединен через третий триггер, выход которого подсоединен к элементу «И, связывающему выход триггера ввода делителя со входом триггера эвода делимого, к четвертому выходному триггеру, связанному по входу с ШИ.НОЙ в.вода делимого,

выход блока сравнения через логический элемент «ИЛИ связан с пятым триггером, один выход которого подключен к элементу «И в цепи связи регистра сдвига с полусумматором делимого, второй выход-к элементу «И, соединенному по выхо.ду со вторым входом четвертого триггера .и по второму входу - с шиной синхронизации.

Водс

Начало вычисления

Выход