ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В ЦИФРОВОЙ КОД Советский патент 1969 года по МПК G01R23/10 G06J3/00 

Изобретение относится к области преобразования и кодирования информации.

Известны преобразователи частоты в цифровой код, содержащие источник измеряемой частоты, соединенный с .первым входом дискриминатора, второй и третий входы которого подключены к источнику последовательностей импульсов опорной частоты, сдвинутых ,на половину периода относительно друг друга, реверсивный счетчик, суммирующий и вычитающий входы которого соединены с соответствующими .выходами дискриминатора, и вентили.

Предложенное устройство отличается техм, что в нем потенциальные входы вентилей соединены с единичными выходами разрядов реверсивного счетчика, импульсные входы вентилей подключены к выходам разрядов счетчика-делителя в обратном порядке следования, а выходы всех ветилей соединены и подключены к четвертому входу дискриминатора частоты.

Это позволяет линеаризировать характеристику преобразования.

Функциональная схема предложенного устройства представлена на чертеже.

Устройство обеспечивает формирование на реверсивном счетчике числа N , являющегося результатом кодирования. Преобразование числа Лр в частоту F ос в цепи обратной связи состоит в суммировании частот, т. е. объединении в одной цепи импульсов эталонных двоичных частот, соответствующих разрядам числа, содержащим единицы. Дискриминатор Д обеспечивает разведение импульсов частот Fjf Р ос во времени и сравнение этих частот. Если , то импульсы частоты Fjf - /ое поступают по цепи « + , а еслн ) то по цепи «-.

Триггер Т с вентилем В и линией задерл ки JJ3i обеспечивает привязку входных импульсов Fjf к импульсам опорной последовательности F оп, . Каждый импульс Fj переводит триггер 7i в состояние «1, а ближайший импульс F он, проходит через вентиль В на выход и возвращает триггер Т в нулевое состояние. В линии задержки импульс задерживается на время переходных процессов в триггере. Схема привязки импульсов Fос к импульсам

FOR, построена аналогично на элементах Г, 2, 732. Импульсы Fan, и , равных частот сдвинуты на половину периодов один относительно другого, т. е. не совпадают во времени. Триггер Гз с вентилями БЗ, В обеспечивает

выделение импульсов разностной частоты.

Реверсивный счетчик PC, имеющий п разрядов, строится по обычной схеме на триггерах Tpi-Гр„ и вентилях . Потенциалы с единичных выходов триггеров реверсивного счетчика подаются на вентили нреобразователя числа в частоту и на выход устройства. Преобразователь числа в частоту содержит вентильную схему ВС и счетчик-делитель СД. Вентильная схема ВС включает вентили В;,-Вц по одному на каждый разряд реверсивного счетчика. Потенциальные входы веитилей подключены к единичным выходам триггеров реверсивного счетчика, а на импульсные входы вентилей подаются импульсы и т. д. со счетэталонных частот 2 2 чика-делителя. Все вентили BQ-Вц имеют общую нагрузку, где имоульсные последовательности суммируются, образуя последовательность РОС- Счетчик-делитель СД построен на триггерах Т и Т и вентилях Bia и BISИмпульсы эталонных частот формируются с помощью вентилей , подключенных к нулевым выходам триггеров счетчика-делителя. Через вентили проходят импульсы в момент переходов триггеров счетчика-делителя из нулевого состояния IB единичное. При этом импульсы различных последовательностей во времени не совпадают. В исходном состоянии (Fj.0) все триггеры реверсивного счетчика в нулевом состоянии, все вентили преобразования числа в частоту заперты, поэтому . В счетчике-делителе в результате деления частоты формируются последовательности импульсов т. д. Импульсы fon, и FO вентили BI и S2 не проходят, так как триггеры TI и находятся в нулевом состоянии. После поступления входной частоты Fj через вентили BI и В.2 начинают проходить импульсы на вход « + реверсивного счетчика. Число в реверсивном счетчике начинает увеличиваться, т. е. переводятся в единичное состояние триггеры Tpi, Тр-2 и т. д. При этом открываются вентили Вд, Вю и т. д. преобразователя числа в частоту в цепи обратной связи. Через открывшиеся вентили проходят эталонные последовательности со счетчикаделителя и, суммируясь, образуют последовательность fос- Каждый импульс foe вызывает прохождение через вентиль В-, импульса Fon, , вследствие чего частота импульсов, поступающих на вход « + реверсивного счетчика, уменьшается, так как уменьшается разность F,-Fac. По окончании переходного процесса устанавливается динамическое равновесие , а число /VP в реверсивном счетчике выражает частоту FхЛ о - fo Любое изменение частоты F сопровождается изменением числа Лр, и соответственно /oci т. е. динамическое равновесие поддерживается непрерывно. Устройство кодирования строится на основе известных элементов. Испытания устройства показали, что следящая система устойчива; число в реверсивном счетчике при постоянной частоте Р изменяется не более, чем на единицу младшего разряда; при изменении Р число Лр изменяется в соответствии с приведенной выще зависимостью. Предмет изобретения Преобразователь частоты в цифровой код, содержащий источник измеряемой частоты, соединенный с первым входом дискриминатора, второй и третий входы которого подключены к источнику последовательностей импульсов опорной частоты, сдвинутых на половину периода относительно друг друга, реверсивный счетчик, суммирующий и вычитающий входы которого соединены с соответствующими выходами дискриминатора, и вентили, отличающийся тем, что, с целью линеаризации характеристики преобразования, в нем потенциальные входы вентилей соединены с единичными выходами разрядов реверсивного счетчика, импульсные входы вентилей -подключены к выходам разрядов счетчика-делителя в обратном порядке следования, а выходы всех вентилей соединены и подключены к четвертому входу дискриминатора частоты.