Изобретение отиооится к области телемеханики и вычислительной техники.
Известны устройства для перекодирования -разрядного безызбыточного двоичного кода, в ft-разрядный двоичный «од с постоянНым весом W, Содержащее входной и выходной регистры и двоичный счетЧИк, выполненные на триггерах, дешифраторы и схемы сов-падения. Недостатком та.ких устройств является их сложность, особенно ири большом количестве разрядов входного кода.
Предложенное устройство отличается тем, что в нем выходы входного регистра через схемы совпадения соединены со входами двоичного счетчика, выходы двоичного счетчика соединены с соответствующими входами дешифратора, а (п-w) w-1 выходов каждого дешифратора через схемы совпадения подсоединены к соответствующим входам триггеров выходного регистра и триггеров двоичного счетчика. Это позволяет упростить устройство.
На фиг. 1 изабралсена блок-схема предложенного устройства; на фиг. 2 и 3 -принципиальная схема устройства применительно -к перекодированию 6-разрядного исходного кода в 8-разрядный код веса 4.
регистр с ячейками 2.1-2.6 3 - схемы совпадения, 4 - шииа синхронизирующего имнульса; 5 - двоичный счетчик с выхода ми 5.1- 5.12; выполненный на триггерах 5.13-5.18, 5 6-9 - дешифраторы, имеющие но четыре выхода, обозначенные соответственно 6.1-6.4, 7.1-7.4, 8.1-8.4 и 9.1-9.4, 10-13 -итны синхронизирующих импульсов, 14.1-14.16 - входные цепи дентифраторов 6-9, 15 - выход0 ной триггерный регистр с ячейками 15.1 -
15.8, 16 - лииии задержки. 17-шина сннхронизирующего импульса, 18 - шины выходов
преобразованного кода и 19 - инверторы.
Шина 1 подсоединена к -каскадному регистру 2, выходы каскадов которого соединены со входами схем 3 совпадения, вторые входы этих схем соединены с шиной 4 синхронизирующего импульса. Выходы схем 3 соединены со счетными входами триггеров счетчика 5, а
0 единичные и нулевые выходы триггеров счетчика 5 соединены со входами дешифраторов 6-9, содержащих схемы совпадения и инверторы 19. Выходы дешифраторов через схемы совпадения, соединенные с шинами 10-13
5 синхронизирующ,Их импульсов, подключены к едииичным входам триггеров регистра 15 (к единичным выходам его подсоединены шины 18 выходов преобразованного кода), и через лииии 16 задержки - к счетным входам триггеров регистра 15 и триггеров счетшка 5 подключена шина 17 синхронизирующего импульса.
Устройство работает следующим образом.
Слово ИСХОДНОГО кода по шине 1 записывают в регистр 2 и в момент появления в щине 4 синхронизирующего лмпульса слово переписывают в параллельном коде в триггеры счетчика 5 через схемы 3 совпадения. В зависимости от кодового состояНИя счетчика 5 возбуждается один определенный выход дешифратора 9, соответствующий определенному численному значению да-й единицы слова кода постоянного веса. Выходной сигнал дешифратора 9 определяет номер разряда ш-й единицы в выходном кодовом слове и создает команду на вычитание численного значения да-й единицы из Числа, соответствующего выходному кодовому слову. Это вычитание производят путем управления состояниями триггеров счетчика 5 по выходным целям 14.1 - 14.16 дешифраторов. Линии 16 служат для компенсация последовательных задерж;ек в каскадах счетчика при выполнении им арифметических операций.
Новое численное значение кодового слова, записа.нного в счетчике 5, возбуледает один из выходов дешифратора 8, который соответствует определенному численному значению (w-1)-й единицы выходного кодового слова. Выходной сигнал дешифратора 8 определяет разрядность 1-й единицы, определяет разрядность (и - 1)-й единицы вы.кодного кодового слова и выдает команду иа вычитание численного значения (w-1)-й единицы из числа, заплсанного в счетчике.
Выходные сигналы дешифраторов переводят в единичное состояние триггеры регистра 15; процесс преобразования продолжается до тех пор, пока в триггерах выходного регистра не будут записаны все w единиц /г-разрядного кода.
Шина 17 служит для установки триггеров счетчика 5 я регистра 15 в нулевое состояние.
Например, по шине 1 в регистр 2 записано исходное слово 111111 6-разрядного безызбыточного кода. При появлении импульса в шине 4 слово переписывают в триггеры счетчика 5, которые переходят в единичное состояние и возбуждают цепи 5.2, 5.4, 5.6, 5.8, 5.10 и 5.12 (см. фиг. 2). В дешифраторе 9 возбуждается цепь 9.1 (см. фиг. 3), по которой в момент
времени, определяемый поступлением сигнала в шину 13, нроходит импульс на переброс триггера 15.1 регистра 15, и возбуждается цепь 14.1. Триггер 15.1 переходит в единичное состояние, цепь 14.1 своим сигналом устанавливает триггеры 5.15, 5.16 и 5.17 счетчика 5 (см. фиг. 2) в единичное состояние, а триггеры 5.13, 5.14 и 5.18 - в нулевое. В дешифраторе 8 возбуждается цепь 8.1, по которой в
момент времени, определяемый поступлением сигнала в шину 12, возбуждается цепь 14.5, переходит в единичное состояние триггер 15.2 (см. фиг. 3), сигнал по цепи 14.5 устанавливает iB единичное состояние триггер 5.16 счетчика 5 и в нулевое состояние триггеры 5.13, 5.14, 5.15, 5.17 и 5.18. В дешифраторе 7 возбуждается цень 7.2, но которой в момент времени, определяемый поступлением сигнала в цепь 11, возбуждается цень 14.10, триггер
15.4 переходит в единичное состояние, а цепь 14.10 своим сигналом устанавливает в единичное состоящие триггеры 5.13, 5.15, 5.16, 5.17 и 5.18. В дешифраторе 6 возбуждается цепь 6.3, ио которой в момент времени, определяемый
иоступлением сигнала в шииу 10, возбуждается цень 14.15, триггер 15.6 нереходит в единичное состояние, а сигнал ло цепи 14.15 устанавливает все триггеры счетчика 5 в нулевое состояние.
В момент времени, определяемый импульсом в шине 17, в выходных шинах /5 появляется слово 11010100 преобразованного кода.
Предмет изобретен и я
Устройство для перекодирования й-разрядного безызбыточного двоичного кода в /i-разрядный двоичный код с постоянным весом W,
содержащее входной и выходной регистры и двоичный счетчик, выполненные на триггерах, дещифраторы и схемы совпадения, отличающееся тем, что, с целью упрощения устройства, в нем выходы входного регистра через схемы совпадения соединены со входами двоичного счетчика, выходы двоичного счетчика соединены с соответствующими входами дещ,ифратора, а (п-да) да-1 выходов каладого дешифратора через схемы совпадения подсоединены к соответствующим входам триггеров выходного регистра и триггеров двоичного счетчика.
, i o § . S
«« ««,« ( «
u г-н:я ФЛ-&5П -1I J)л Ф v. 1I
