Устройство для преобразования кодов в системе передачи данных Советский патент 1984 года по МПК G08C19/28 

Изобретение относится к электросвязи, а именно к устройствам преобразова1шя двоичных безызбыточных кодов в недвоичные избыточные .коды, и может быть использовано в системах автоматического управления, в вычислительной технике, в системах переда чи телеметрической информации, а так же в модуляторах перспективных систе передачи дискретной информации, использующих составные многоуровневые сигналы с избыточностью, Известно устройство для перекодирования k - разрядного безызбытбчного двоичного кода в п-разрядный двоичный код с постоянным весом W, которое содержит двоичный регистр, селектор старших единиц, преобразователь, выходной двоичный регистр Щ Однако данное устройство не может осуществлять преобразование полного двоичного кода в полный недвоичный код постоянного веса. Наиболее близким по технической cymoHbcTH к предлагаемому является устройство для передачи кодовых комбинаций ПОСТОЯННОГО веса, содержащее преобразователь полного двоичного ко да в код постоянного веса, а также входной двоичньй регистр, выход которого соединен с входом распределителя, подключенного одним выходом к преобразователю полного двоичного ко да в код постоянного веса, выходал ко торого параллельно подключены к упра ляющим входам соответствующих ключей и первым входам формирователей много уровневого сигнала, вторые выходы , кроме последнего, формирова теля многоуровневого сигнала соедине ны с первыми входами последующего формирователя многоуровневого сигнала, выходы ключей соединены с соотве ствующими входами регистра памяти, выход которого соединен с выходом устройства. Достоинство известного устройства определяется его возможностью преобразования полного двоичного кода в недвоичный код постоянно го веса 2 . Основным недостатком устройства Является несовершенство алгоритма функционирования, которое заключается в следующем, В известном устройстве символыk значного двоичного безызбь1точного кода последовательно считываются из первого двоичного регистра. Часть из них - (К-) символов - преобразуется 4492 в п-значную комбинацию двоичного кода постоянного веса, р, которая запоминается в выходном двоичном регистре преобразователя полного двоичного кода в двоичный код постоянного веса. Остальные f К - (К-) двоичных символов последовательно подаются в регистр (это адаптивный регистр), состояпшй из п сложных формирователей (многоуровневых сигналов. При этом J-значные двоичные комбинации разбиваются на р равнозначных двоичных комбинаций, состоящих из ) двоичных символов, каждой из которых ставят в соответствие недвоичный символ.. Недостатком алгоритма функционирования известного устройства является то, что указанное преобразование осуществляют только после того, как в адапт,ивный регистр будут записаны все 2 двоичных символов. Т.е. данное преобразование двоичных символов в (т+1)-ичные есть параллельное. Оно требует большого количества формирователей многоуровневых сигналов, а же обусловливает наличие функционально пассивных блоков. Большое количество преобразователей определяет высокую слбжиость . известного устройства, что снижает его надежность. При преобразовании конкретной двоичной -змачной комбинации в (т+1)-ичную р -значную комбинацию функционируют не все формирователи №1огоуровневых сигналов, а толькор из них. Это обстоятельство и обусловливает наличие функционально пассивных блоков. Они не участвуют в преобразовании конкретной двоичной значной комбинации. Их наличие в схеме известного устройства приводит к увеличению вероятности ошибочного преобразования, что снижает помехоустойчивость устройства- пр6тотйпа Цель изобретения - повьшгение помехоустойчивости устройства за счет перехода от параллельного алгоритма преобразования полного двоичного кода в полный т-ичный код. Указанная цель достигается тем, что в устройство для преобразования кодов в системе передачи данных, содержащее первый регистр, вход которого является первым входом устройства, выход соединен с входом распределителя, первый выход которого соединен с входом преобразователя двоичного кода в код постоянного веса. введены второй, третий и четвертый регистры, счетчик, дешифратор, цифро аналоговый преобразователь, первый и второй ключи, первый и второй элемен ты задержки, первый и второй элемент И, элемент ИЛИ и элемент НЕ, второй выход распределителя соединен с первым входом второго регистра, выход которого соединен с входом третьего регистра, выходы третьего регистра через дешифратор соединены .с входами цифро-аналогового преобразователя, выход которого соединен с первьм вхо дом первого ключа, выход первого ключа соединен с первым входом второго ключа вых чд которого соединен с вькодом устройства, выход преобразователя двоичного кода постоянного вес соединен через первый элемент задерж ки с вторым входом второго ключа и непосредственно с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с первым,входом первого элемента И, второй вход которого подключен к второму входу устройства, выход - к первому входу счетчика, выход счетчи ка соединен с вторым входом элемента ИЛИ, вторым входом второго регистра и первым входом четвертого регистра, первые выходы четвертого регистра соединены с вторыми входами счетчика второй выход через элемент НЕ - с третьим входом счетчика, третий выхо через второй элемент задержки - с первым входом второго элемента И, второй вход второго элемента И подключен к второму входу устройства,, выход - к второму входу четвертого регистра и второму входу первого ключа. . Сущность предлагаемого изобретения заключается в том, что преобразо вание -разрядной двоичной комби. нации (каждой), входящей в состав 6 Р-$ -значной двоичной комбинации, в т-ичный символ осуществляется последовательно и с помощью небольшого количества элементов, На фиг, 1 изображена структурная блок-схема устройства; на фиг, 2 пример вьтолненияпреобразователя; н фиг. 3 - пример вьтолнения цифроаналогового преобразователя, В качестве примера, поясняющего сущность изобретения, рассмотрим устройство для преобразования К 37-разрядной двоичной кодовой комбинации безызбыточного кода в п б-разряднуто (т+1) Э-ичнукз комбинацию постоянного веса р 8, Под весом понимается количество ненулевых символов в кодовой комбинации. Устройство состоит из следующих блоков: первого (входного) двоичного регистра 1, в который вводится двоичная кодовая комбинация, подлежащая преобразованию (его разрядность для рассматриваемого примера п 37); распределителя (переключателя выходов) 2, который разбивает п 37разрядную двоичную кодовую комбинацию на f p-i 24-разрядную двоичную кодовую комбинацию и ) « 13-раэрядную комбинацию, а также управляет синхронной работой всех блоков в кодирующем устройстве; преобразователя 3 (k-2) 13-разрядной двоичной комбинации полного двоичног го кода в п 16-разрядную комбинацию двоичного кода постоянного веса р 8, состоящего из селектора 4 старших единиц, преобразователя 5, п 1б разрядного двоичного регистра 6, в который записьшается и хранится п 16-разрядная двоичная кодовая комбинация с постоянным весом р 8; (k-) 13-разрядного Двоичного регистра 7; вычитающего счетчика 8, исходное состояние которого равно числу 3; элемента 9 И, элемент.а 10 ИЛИ, регистра II, элемента 12 НЕ, элемента 13 И, элемента 14 задержки, регистра 15, у которого вход последовательный, а вьгход параллельный; дещифратора 16, преобразующего входной-9 -разрядный двоичный код в выходной двоичный позиционный код. Количество его выходов равно К 2 8 (он может быть выполнен в виде обычного матричного дешифратора); цифро-аналогового преобразователя 17, выходной сигнал которого тичный (он может принимать ненулевые значения: 1,2, 3, т, и определяется номером входа элемента, на котором имеется входной сигнал, поступающий из дешифратора 16; первого 18 и второго 19 ключей регистра 20 (его разрядность 6 р- 24 двоичных разряд, элемента 21 задержки. Длительность задержки 1 сигнала в элементе 14 определяется временем появления сигнала на информационном входе ключа 19, Длительность задержки сигналаГ в элементе 21 определяется временем появления сигнала на информационном входе ключа 18, Преобразователь 5, например, для значности кода постоян ного веса равной 5 (постоянный вес равен 2) (фиг, 2) состоит из блока 21 ключей 2Ц-2Ц, блока 22 двоичного последовательно-параллельного регистра сдвига |(он вьтолнен, например, на ячейках памяти} логического блока 24 (.он, например, может быть вьтолнен на элементах НЕ и на элементах и) f f Йреббразователь 5 работает следуи щим образом. Пусть, например, на соответствую.щие параллельные входы преобразовате лей (пять правых входов на фиг. 2) ,с выхода селектора 4 старших единиц (старшие-единицы располагаются справа подается базовая кодовая комбинация 00011, При этом соответствующие символы записьгоаются в ячейки , памяти регистра 22. На один вход /потенциальный) элемента 26.j И, через элемент 25 НЕ подается сигнал с выхода (потенциального) ячейки 23 памяти, а на второй вход элемента 26/ И подается сигнал непосредственно с выхода ячейки 23- памяти. На вы ходе элементов 26 26- формируются управлянлцие сигналы для соответствующих ключей . В рассматриваемом случае управляющий сигнал будет сформирован только на выходе эле мента 26а И, Этот управляющий сигнал закрьтает ключ 2, тем самым запрещая прохождение тактовых импульсов на соответствующий вход ячейки 23 памяти. Далее с определенного входа левого) блока 5 на ячейки 23 23 памяти подаются тактовые импульсы сдвага (на ячейки 23 и 23 они подаются непосредственно, а на ячейки 23 и 23л - через открытые в исходном состоянии ключи соответственно 211 и Zljl. Исходная комбинация 0001 отображается и в регистре 6. Под воздействием указанных тактовых импульсов (их количество задается в селекторе) осуществляется последовательно продвижение левой единицы вле во . Информационный входной сигнал ячейки 23f памяти является также управляющим для селектора. Если он является единичным, то комбинация из регистра 6 считывается на выход. Функциональная схема многоуровнеВ.ОГО цифро-аналогового преобразовате ля 17 состоит (фиг. 2 и З) из элемен та 27 ИЛИ, блока 28 (он, например. может быть выполнен на переменных резисторах 29,(-29) , источника 30 опорного напряжения, блока 31 ключей И1-31ц. Преобразователь 7 работает следующим образом. На один из его параллельных входов подается соответствующий выходной сигнал дешифратора 16. Этот сигнал и является управляюпщм для соответствующего ключа блока 31 ключей. Под действием управляющего сигнала ключ открывается. Через открытый ключ и эле.мент 27 ИЛИ на выход многоустойчивого преобразователя 17 вьщается напряжение источника 30 опорного напряжения. При этом выходное напряжение источника 30 опорного напряжения ослабляется в соответствующее количество раз с помощью блока 28, В результате на выходе преобразователя 17 формируется выходной сигнал определенного уровня по напряжению, т.е. многопороговый сигнал. Для пояснения алгоритма функционирования устройства рассмотрим преобразование k 37-разрядной комбинации полного двоичного кода 011 ton 100011П1111101010100011001010 в п 16-разрядную комбинацию (m+l) 9-ичного (т 2 8) кода с постоянным весом р 8. При этом k -разрядную комбинацию разбивают на группы символов. Первую из них f pi 24-разрядную комбинацию П1 ПП010Ш10100011001010 зап(1ннают в промежуточном регистре. Из оставшихся ( 13-двоичных символов с помощью преобразователя формируют п 16-разрядную двоичную кодовую комбинацию постоянного веса 0110010101001110 по любому известному алгоритму. Ее запоминают в выходном двоичйом регистре преобразователя. После этого начинают последовательно считывать двоичные символы из выходного регистра преобразователя. Первым на его выходе появляется нулевой символ, который не изменяет состояния блоков устройства и на выходе устройства ему ставится в соответствие также нулевой символ. Вторым появляется единичный символ, формирующий S) 3 импульса считьюания из промежуточного регистра и три символа 010 С 24-разрядной двоичной комбинации записьгоают во второй регистр (его разрядность S 3) 15, Двоичные символы 010 с помощью дешифратора 16 преобразуют в угол выходной позиционный двоичный код 01000000, поступающий на вход преобразователя 17, На его выходе формируется соответствующий ненулевой (т+1)-ичный сигнал, например 2, ко торый через сгкрьгоающийся в этот момент времени выходной ключ считываю на выход устройства. После этого из выходного регистра преобразователя считьшают третий символ - единичный, а из Е 24-разрядного регистра во второй 9 3-разрядный пересьшают следующие 3 двоичных символа, которые аналогичным образом преобразуют в выходной ненулевой (т+I) 9-ичный символ и т.д. Таким образом, совокупность операций преобразования полного двоичного кода в недвоичный код постоянного веса та же, что и в известном устройстве, но реализуются они не параллельно, а последовательно. Это позволяет существенно уменьшить объем оборудования Отметим, что последовательная обработка требует увеличения тактовой скорости (частоты следования тактовых импульсов), однако это ог.раничение реализуемо. Устройство работает следующим образом. Подлежащая преобразованию k 37-разрядная комбинация полного бызызбыточного двоичного кода вводится в регистр 1 (фиг. ). Из регистра 1 распределитель 2 направляет 13 двоичных символов в регистр преобразователя 3. Селектор 4 старших единиц последовательно фиксирует старшие единицы тринадцатиразрядной комбинации и выдает их на преобразователь 5, который вырабатывает сигналы, вызывающие последовательное продвижение единиц в регистре 6. В результате в регистре 6 формируется и хранится двоичная кодовая комбинация с постоянным весом. Вес - это количество единич ных символов, т.е. вр 8 ячейках памяти регистра записаны сигна1П 1 1 Оставшиеся 2 24 двоичных символа входной комбинации распределителем направляются в промежуточный (третий) двоичный регистр 20, где запоминаются и хранятся. Из выходного регистра 6 преобразователя 3 считьшается первый двоичный символ. Если он нулевой, то никаких изменений в элементах устройства он не производит. Поэтому на выходе устройства будет присутствовать нулевой сигнал. Если же считьгааемый сигнал - единичный, то-он поступает на.вход элемента 4 задержки, где задерживается, и на второй вход элемента 10 ИЛИ. С выхода элемента 10 ИЛИ сигнал подается на один вход второго элемента 9 И, на другой вход которого поступают тактовые импульсы. С выхода элемента 9 И сигнал поступает на информационный вход вычитающего счетчика 8, уменьшая состояние последнего на 1 (исходное состояние которого S 3 011). Выходной сигнал счетчика -осуществляет сдвиг на одии разряд вправо двоичных символов промежуточного регистра 20, тем считывая один символ во второй регистр 15, а также на информационный вход регистра сдвига. Выходной сигнал счетчика 8 также поступает на первый вход элемента ю илИ. Этот сигнал проходит, элемент g и и поступает на вход счетчика 8, уменьшая его состояние на единицу (оно становится равным 1 - 001). Выходной сигнал счетчика сдвигает на единицу вправо информацию в регистре 20, вследствие чего из него во второй регистр 15 переписывается второй двоичный символ. Выходной сигнал счетчика подается на информационньй вход регистра 11, сдвигая уже записанную там 1 во второй разряд, и на первый вход элемента 10 ИЛИ и через элемент 9 И поступает на вход счетчика 8, обнуляя его. При этом выходной импульс счетчика сдвигает информацию в регистре 20, в результате чего в регистр 15 записывается третий двоичный символ. Таким образом, после осуществления указанных операций в регистре 15 записаны три двоичных символа 010, в регистре П записаны символы 111. Так как последовательный выход этого регистра 1I потенциальный, то потенЩ1ал этой ячейки (выходной ячейки регистра П) в виде импульса постоянного тока подается на вход элемента 21 задержки, В это время с помощью ешифратора 16 параллельный двои-чный код регистра 15 преобразуется в позиционный код 01000000, т.е. только на втором выходе дешифратора 16 формируется выходной сигнал. Он определяет выходной сигнал 2 преобразова9Iтеля 17. При появлении на его выходе m « 8-ичного сигнала (или ненулевого (пН-1), 9-ичнЬго) на выходе элемента 21 задержки формируется сигнал, который после прохолщения через элемент И 13 открывает ключ 18 и считывает из регистра I двоичный код 9 Oil исходного состояния для счет чика 8 (элемент 12 НЕ необходим для преобразования кода 111 в код 011). выходной символ 2 преобразователя 17 через открытый ключ 18 поступает на информационный вход ключа 19, который в этот момент времени открывается выходным сигналом элемента 14. В результате на выходе устройства по является сигнал 2. После этого с выхода регистра 6 преобразователя 3 считывается третий символ - единичный, далее описанные операции повторяются. При этом во второй регистр 15 записываются симво лы 00, которым иа выходе ключа 19 ставится в соответствие (m+l) 9-ич ный сигнал 1. Четвертый выходной символ регистра 6 также единичный. Ему иа выходе второго ключа соответствует символ 4910 3. Аналогичным образом преобразуют и другие двоичные символы в виходные. В результате входнойk 37-разрядной двоичной кодовой крмбинахдаи на выходе кодирующего устройства ставится в соответствие (т+1) 9-ичная комбинация: 0770050204003120. После этого во входной регистр 1 записьшается другая двоичная кодовая комбинация и рассмотренный процесс преобразования повторяется. Предлагаемое изобретение обладает более высокими технико-экономическими показателями по сравнению с известным объектом. Техническое преимущество предлагаемого изобретения по сравнению с базовым объектом заключается в том, что из его схемы исключено большое количество многоустойчивьгх элементов и ключей, а также функционально пассивных блоков, которые обусловливают сложность схемы в известном устройстве. Так как схема предлагаемого устройства упрощена, то вероятность ошибочной обработки входных кодовых комбинаций уменьшена, что повьшает помехоустойчивость устройства.

Фиг.2

Фиг,3

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДОВ В СИСТЕМЕ ПЕРЕДАЧИ ДАННЫХ, содержащее первый регистр, вход которого является первым входом устройства, выход соединен с входом распреде лителя, первый выход KOTOpcfro соединен с входом преобразователя двоичного кода в код постоянного веса, отличающееся тем, что, с целью повьшения помехоустойчивости устройства, в него введены второй, третий и четвертый регистры, счетчик, дешифратор, цифро-аналоговый преобразовател первьй и второй ключи, первый и второй элементы задержки первый и второй элементы И, элемент ИЛИ и элемент НЕ, второй выход распре делителя соединен с первым входом второго регистра, выход которого со единен с входом третьего, регистра. выходы третьего регистра через дешифратор соединены с входами цифроаналогового преобразователя, выход которого соединен с первым входом первого ключа, выход первого ключа соединен с первым входом второго клю« ча, выход которого соединен с выходом устройства, выход преобразователя двоичного кода в код постоянного веса соединен через первь1Й элемент задержки с вторым входом второго ключа и непосредственно с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого -подi ключен к второ входу устройства, . выход - к первому входу счетчика, f) выход счетчика соединен с вторым вхос дом элемента ИЛИ, вторым входом второго регистра и первым входом четвертого регистра, первые выходы четвертого регистра соединены с вторыми входами счетчика, второй выход через элемент НЕ - с третьим входом счетчика, третий выход через второй эле00 мент задержки - с первым входом втоо рого элемента И, второй вход второго „элемента И подключен к второму входу 4: устройства, выход - к второму входу 4 Г четвертого регистра.и второму входу :первого ключа.