СЛЕДЯЩИЙ ИНТЕГРАТОР Советский патент 1970 года по МПК G06F7/64 

Предлагаемое изобретение относится к области вычислительной техники, в частности, к структура.м специализнрованны.х цифровых вычислительных машин, работающих с многоразрЯлТ,ными приращеииями. Известен следящий интегратор, состоящий из двух сумматоров, сдвигающего регистра, схемы анализа приращений, элемента памяти, блоков из.менения знаков приращений, с.хем совнадения, инверторов, сборок. При пользовании этими мащинами в определенных случаях требуется большое количество логических блоков; известна также недостаточная гибкость цифровых интегрирующих мащин с многоразрядными приращениями. Предлагаемый следяпдий интегратор отличается тем, что выход источника потока приращений соединен со входом первого сумматора устройства, выход которого связан с первы.м входом второго сумматора, второй вход второго сум.матора соединен со входом регистра и входо.м схе.мы анализа приращений, выходы которой через нервую схему сборки подключены ко входу инвертора и к одному из входов первой схемы совпадения, другой вход первой схемы совпадения соединен с источником максимальиого положительного приращеиия, выход инвертора и промежуточный выход регистра связаны со входами второй схемы совпадения, выходы которой совместно с выходом первой схемы совпадения через вторую схему сборки соедииены с общим входом третьей и четвертой схем совпадения, второй вход третьей схемы совнадения подключен к выходу схемы анализа приращений, вход первого блока изменения знака приращения через инвертор соединен со вторым входом третьей схемы совпадения, выход блока изменения знака приращений совместно с выходом схемы соединения через третью схему сборки связаны со входами второго и третьего блоков изменения зиаков приращений, выход второго соединен со входом эле.мента намяти, выход которого замкнут на вход первого сум.матора, управляюн ий вход третьего блока изменения знака приращений подключен к источнику сигпалов управления, а его выход - к выходной щине интегратора. Это позволяет увеличить гибкость цифровых интегрирующих магнии с многоразрядными приращеинями и уменьшить количество решающих блоков. Па чертеже приведена блок-схема п)едлагаелюго следящего интегратора для цифровых интегрирующих машин с многоразрядными приращениямн. Интегратор содержит входную шину 1 устройст.за, сумматор 2 комбинационного типа, входную щину.5 сумматора 2, элемент 4 памяти, сумматор 5 комбинационного типа на два входа, регистр 6 сдвига, схему 7

анализа приращений, выходную шину 8 сигнала максимального положительного приращения, выходную шину 9 сигнала минимального отрицательного ириращения, собирательную схему 10 на два входа, схему 11 совпадения на два входа, вход 12 максимального положительного приращения, инвертор 13, схему 14 совнадения на два входа, выходную шину 15 регистра 6, собирательную схему 16 на два входа, схемы совпадения 17 и 18 на два входа, инвертор 19, собирательную схему 20 на два входа, блоки 21-22 изменения знака приращения, выходную шину 23 следящего интегратора, входную шину 24 управления блоком 22 изменения знака приращений, блок 25 изменения знака приращения.

Входной сумматор 2 предназначен для суммирования приращений, поступивших на входную шину /, и приращений, поступающих на входную шину 3 по цепи обратной отрицательной связи, состоящей из элемента 4 намяти и блока 21 изменения знака приращений.

Сумматор 5 предназначен для суммирования приращений с выхода сумматора 2 и содержимого регистра 6.

Схема анализа приращений служит для выявления приращений, больших, чем максимальное положительное приращение, и мень цих, чем минимальное отрицательное приращение.

Выходные щины S и 9 схемы анализа приращений являются- управляющими шинами положительных и отрицательных максимальных приращений соответственно.

Собирательная схема 10 объединяет поступающие с них сигналы.

Элемент 4 памяти запоминает на один шаг вычислений приращения с выхода собирательной схемы 20, превращая их тем самым в приращения предыдущего щага вычислений.

Регистр 6 сдвига служит для хранения начальной промежуточной информации. Кроме выхода соединенного со входом сумматора 5, регистр имеет выходную шину 15, через которую выдаются приращения, меньше по величине, чем абсолютная величина максимально используемых в устройстве приращений.

Инверторы 13 и 19 служат для получения на своем выходе инверсии сигнала, поданного на его вход.

Схема 14 совпадения предназначена для пропускания приращения с выходной шины 15 регистра 6 при отсутствии управляющего сигнала на выходе собирательной схемы 10. При наличии сигнала на выходе схемы 10 схемы 14 совпадения закрыта сигналом с выхода инвертора 13.

Схема 11 совпадения пропускает максимальное положительное приращение, подаваемое на вход 12 от внешнего источника приращений при наличии разрещающего сигнала с выхода собирательной схемы 10.

Схема совпадения 17, управляемая инверсией сигнала с выходной шины 9 схемы 7 анализа, предназначена для пропускания на вход собирательной схемы 20 приращений с выхода собирательной схемы 16.

Схема совпадения 18, управляемая сигналом с выходной шины 9 схемы 7, предназначена для пропускания прирап),ений с выхода собирательной схемы 16 на вход блока 25 изменения знака приращений.

Собирательная схема 20 объединяет выходы схемы совпадения 17 и блока 25 изменения знака приращения. Выход схемы 20 соединен со входами блоков 21 и 22 изменения знака приращения.

Блок 21 предиазначен для изменения знака выходного приращения, поступающего в цепь обратной связи.

Блок 22 используется для расширения технических и логических возможностей всего устройства. Знак прирашения, поступающего па выходную шину 23 устройства, определяется сигналом управления, иоданным на входную шину 24 блока 22 изменения знака приращения.

Следящий интегратор работает следуюишм образом.

От источника многоразрядных приращений на вход сумматора 2 поступает входная информация. На входную шину 3 того же сумматора подается приращение по цепи обратной отрицательной связи с выхода элемента 4 памяти. Результат суммирования поступает на один из входов сумматора 5, на другой вход которого подается содержимое накапливающего регистра 6. При использовании данного следящего интегратора для преобразования полноразрядных чисел в поток многоразрядных приращений в регистр 6 записывается число, которое необходимо преобразовать в поток приращений. Полученная сумма с выхода сумматора 5 подается в регистр 5 и на вход схемы 7 анализа приращений. Сигнал на выходной шине 8 схемы 7 свидетельствует о том, что величина, поступившая с выхода сумматора 5, больше, чем воз можное положительное приращение (+ А2макс). Сигнал на выходе 9 свидетельствует о том, что величина приращения меньше, чем минимальное отрицательное ириращение {- А2м„„). Сигнал с выходной шины 8 или 9, проходя через собирательную схему 10, поступает на один вход схемы // совпадения, а на ее другой вход 12 из устройства управления подается максимальное положительное приращение (+ А2„акс) Одновременно сигнал с выхода сборки 10, проходя через инвертор 13, запрещает прохождение через схему 14 совпадения всякой информации с выходной шины 15 регистра 6. Следовательно, информация, соответствующая максимальному положительному приращению, поступает на схему 16 и на схемы совпадения 17 и 18. Если схема 7 фиксировала сигнал на шииу 8, то схема совпадения 17 будет открыта через инвертор 19 и приращение, нройдя собирательную схему 20, поступит через блок 21 изменения знака в цепь обратной связи.

Блок 21 инвертирует выходное приращение перед запоминанием его на элементе 4 памяти. С выхода же собирательной схемы 20 -приращение поступает на блок 22, где его величина А2„акс уменьшается на + 1 или - 1 в зависимости от управляющего сигнала на входной шине 24 блока 22. Затем приращение поступает на выходной шине 23 устройства.

Если схема 7 фиксировала сигнал ф на выходной шине 9, то приращение с выхода собирательной схемы 16 через схему совпадения инвертирует свой знак на блоке 25 изменения знака приращения. В дальнейшем ход информации тот же, что и в первом случае.

В тех случаях, когда нет сигнала ни на одном из выходных шин 8, 9 схемы 7 анализа, это означает, что в регистре находится приращение по величине меньше максимального положительного и больше минимального отрицательного приращения, и оно должно без каких-либо преобразований попасть на выход устройства. С этой целью в регистре 6 имеется дополнительная выходная шина 15, передача информации через которую осуществляется с задержкой на время анализа информации в схеме 7. Информация с выходной шины 15 регистра 6 через схему 14 совпадения, собирательную схему 16, схему 17 совпадения и собирательную схему 20 появляется на выходной шине 23 устройства.

Предмет изобретения

Следящий интегратор, состоящий из двух сумматоров, сдвигающего регистра, схемы

анализа приращений, элемента намяти, блоков изменения знаков приращений, схем совпадения, инверторов, сборок, отличающийся тем, что, с целью сокращения числа рещающих блоков, увеличения логических возможностей цифровой интегрирующей машины с многоразрядными приращениями, выход источника потока приращений соединен со входом первого сумматора устройства, выход которого связан с первым входом второго сумматора, второй вход второго сумматора соединен со входом регистра и входом схемы анализа приращений, выходы которой через первую схему сборки подключены ко входу инвертора, и с одним из входов схемы совпадения, другой вход первой схемы совпадения соединен с источником максимального положительного приращения, выход инвертора и промежуточный выход регистра связаны со входами второй схемы совпадения, выходы которой совместно с выходом первой схемы совпадения через вторую схему сборки соединены с общим входом третьей и четвертой схем совпадения, второй вход третьей схемы совпадения подключен к выходу схемы анализа приращений, вход первого блока изменения знака приращения через инвертор соединен со вторым входом третьей схемы совпадения, выход блока изменения знака приращений совместно с выходом схемы соединения через третью схему сборки связаны со в.ходами второго и третьего блоков изменения знаков приращений, выход второго соединен со входом элемента памяти, выход которого замкнут на вход нервого сумматора, управляющий вход третьего блока изменения знака приращений подключен к источнику сигналов управления, а его выход - к выходной шине интегратора.

ДА.