Изобретение относится -к обла-сти вычислительной техники и может быть использовано при построении схем, ж «оторым предъявляются повышенные требования по надежности и быстродействию.
Известно устройство 1согласования комбинационной схемы с триггером при помощи мажоритарного элемента.
Недостатком этого устройства является незащищенность Самого мажо.ритарнОГО элемента, так как отказ его приводит к отказу всей схемы. Это обстоятельство в сильной степени ограничивает применение мажоритарного споСоба Пр.и |резерБировапии на низком уровне, где избыточность наиболее эффективна. Кроме того, мажоритарный орган вносит дополнительную задержку в распространение сигнала.
Целью изобретения было создание устройства согласования комби1нацио«ных схем, зарезервированных тремя независимыми каналами, с резервированным триггером, защищвЕНого от любого одиночного отказа в схеме и пе требующего специального мажоритарного органа.
От известного устройства данное отличается тем, что В нем прямые ИНформаЦионные выходы первого канала комбинационной схемы подсоединены к единичному входу, а инверсные информационные выходы второго канала
комбинационной схемы - к нулевому -входу триггера первого канала, инверсные информационные выходы третьего канала комбинационной схемы подключены к нулевому входу
триггера второго канала, инверсные информационные выходы комбинационной схемы мажоритарно объединены и подключены к единичному входу триггера второго канала, прямые управляющие выходы комбинационной
схемы подсоединены -к единичному входу триггера первого канала, к нулевому входу триггера первого канала и единичному входу триггера второго канала, к нулевому входу триггера второго канала соответственно, а
инверсные управляющие выходы каждого канала комбинационной схемы соединены по схеме «И-НЕ и подключены к единичным входам второй ступени управления триггеров первого и второго каналов, к нулевому входу
второй ступени управления триггера первого канала и единичному входу второй ступени управления триггера второго канала, к нулевым входам второй ступени управления триггеров первого и второго каналов соответственно.
Применение данного устройства для согласования комбинационных схем с триггером рещает задачу комплексного резервирования схем вычислительной техники, так как .последHue представляют собой обычно чередование комбинационных схем и триггеров.
На фиг. 1 изображена схема устройства согласования нерезервированной комб.инационной схемы триггером; на фиг. 2 - схема резервированного Т1риггера; еа фиг. 3 - устройство согласования резервированной комбинационной схемы с резервированным триггером.
На фиг. 1 изображена известная схема согласования нерезервированной комбинационной схемы 1, вырабатывающей информационные сигналы, и схемы 2, вырабатывающей сигналы управления (стробирования) триггером 3, построенные на элементах «И-НЕ / «ИЛИ-НЕ. Выходы 4, 5 образуют прямые выходы схемы, вырабатывающей информационные сигналы, выходы 6, 7 - прямые выходы схемы управления. Выходы 8, 9 образуют инверсные выходы Схемы, вырабатывающей информационные сигналы, выходы 10, 11 - инверсные, выходы схемы управления.
На фиг. 2 приведена схема резервированного триггера. Выходь элементов 12, 13 (точка М) (Соединены со входами элементов 15, 16, 17. Выходы элементов 18, 19 (точка 20) соединены со входами элементов 21, 22, 23.
К точкам 14 и 20 может быть подсоединено любое число входных элементов.
Выход элемента 15 соединен .со входами элементов 22, 23.
Выход элемента 21 соединен со входами элементов 16, 17.
На входы (.клеММы) 24, 25 и 26, 27 подаются прямые и инверсные коды сигналов управления- соответственно.
На входы 28, 29 подаются сигналы разрешения переписи информации на триггер. Выход элемента 30 соединен со входами элементов 15, 21, а на его входы заведены по «И инверсии сигналов разрещения переписи инфар.мации на триггер. Выход элемента 16 соединен со входами элементов 22, 23 (см. фиг. 2), а выход элемента 23 соединен СО входами элементов 16, 17. Наличие замкнутого контура обеспечивает запоминание.
Триггер, собранный на элементах 12, 13, 15, 16-19, 21, 22, 23, 30, условно называем триггером нервого канала.
Клеммы 24-29 и 31, 32 являются соответСтвенно входными и выходными клеммами первого канала.
Аналогичный триггер, собранный на элементах 55-43, условно назовем триггером второго канала. Клеммы являются соответственно входными и выходными «леммами триггера), второго канала.
Элементы 12, 13, 18, 19 и 55, 34, 38, 39 образуют первую ступень схемы управления и служат для приема информационных сигналов, элементы 30, 15, 21 и 43, 35, 40 образуют вторую Ступень схемы управления и служат для приема стробирующих имиульсов.
При исправной схеме и црохогкдении правильной информации на входы элементов памяти поступают следующие коды сигналов:
а)при информации на входах 24, 26 (25, 27 и 44, 46 (45, 47) вида «01 на входы элементов пэмяти 22 и 23, 16 и 17 и 41 и 42, 36 и 37 поступает код «0011 ;
б)при информации на входах 24, 26 (25, 27 и 44, 46 (45, 47) вида «10 на входы элементов памяти 22-25, 16-17 и 41-42, 36- 37 поступает код «1100 ;
в)в режиме хранения информации на входы элементов памяти 22-25, 16-17 и 41-42, 36-57 поступает код «1111.
Объединение выходов первой и второй Ступеней схемы управления .по схеме «И на входе элементов памяти исключает -прохождение ощибки типа «Обрыв (кодовые комбинации «ОМ1 ИЛИ «1110) на выход триггера.
При появлении на выходе схемы управления первой или второй ступени ошибки типа «Короткое замыкание (кодовые комбинации «0001 или «1000) исправление ее осуществляется путем объединения -по схеме «ИЛИ-. выходов первого и второго каналов триггера.
Из сказанного выше Следует, что при появлении на входных зажимах 24, 26 и 25, 27 (44, 46 или 45, 47) ложной информации вида «00 или «11 происходит выключение выходных элементов 22, 25, 16, 17 (41, 42, 36, 57), и иа выходе триггера устанавливается правильная Информация «01 или «10.
Таким образом, схема триггера осуществляет Исдравление ложного сигнала, появляющегося на входах, а также предохраняет от появления на выходах триггера более чем одной ошибки при одиночном отказе внутри схемы.
На фиг. 3 приведено устройство согласования комбинационной схемы 52, резервированной тремя независимыми каналами, со входами резервированного триггера 55.
Три независимых канала 54, 55 и 56 вырабатывают сигналы разрешения переписи на триггер (сигналы управления) а каналы 57, 58, 59 - информационные сигналы.
Инвероные коды сигналов с каналов 54-56 подаются по схеме «И на входные элементы 60-62 триггера соответственно, которые вырабатывают СИгнал разрешения переписи информации На триггер, поступающий на его вторую ступень управления. Причем сигналы с выхода элемента 60 подаются на входы элементов 63 и 64, а с выхода элемента 61 - на входы элементов 64 и 65, с выхода элемента 62 - на| входы элементов 65 и 66.
Прямые коды стробирующих сигналов с каналов 54, 55 и 56 (выходы элементов 67-68, 69-70, 71-72) являются сигналами разрещения переписи на триггер для первой Ступени входной логики.
Сигналы с выходов элементов 67 и 68 подаются на входы элементов 75 и 74 соответственно, с выходов элементов 69 и 70 - на входы элементов 75, 76 и 77, 78, с выходов
элементоБ 71 и 72 - на входы элементов 79 и 80 Соответственно.
Прямые коды информационных сигналов с качала 57 (выходы элементов 81, 82) подаются на входы элементов 73, 74 триггера.
Инверсные коды информационных сигналов с канала 58 подаются на входы элементов 75, 77 триггера.
Прямые коды информационных сигналов для триггера второго канала образуются путем создания локальной мажоритарной функции на Собственных выходных элементах 85, 84, 85 и 86, 87, 88 комбинационной схемы 52 и поступают на входы элементов 76, 78.
Инверсные коды информационных сигналов с комбинационной схемы подаются непосредственно на входы элементов 79, 80 триггера.
Таким образом, в описанной схеме согласования возникновение любого одиночного отказа в ком.бинацнонной схеме приводит к появлению на входах триггера только одиночной ошибки, которая исправляется входной частью ,резар1,ированно о триггера.
При этом не возникгет дополнительной задержки сигнала, что впЖНО при резервироваНИИ быстродействующих схем, а затраты оборудования уменьшаются по сравнению с мажо.ритарным способом согласования резервированных схем. предмет изобретения
Резервированное логическое устройство, выполненное на элементах «И-НЕ /«ИЛИ-
НЕ, содержащее резервированную комбинационную логическую схему и резервированный триггер, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в нем прямые информационные выходы первого канала комбинационной схемы подсоединены к единичному входу, а инверсные информацюнные выходы второго канала -комбинационной схемы - к нулевому входу триггера первого канала, инверсные информационные выходы третьего канала комбинационной схемы подключены к нулевому входу триггера второго канала, инверсные информационные выходы комбинационной схемы мажоритарно объединены и подключены к единичному входу триггера второго канала, прямые управляющие выходы комбинационной схемы подсоединены к единичному входу триггера первого канала, к нулевому входу триггера первого канала и единичному входу триггера второго канала, к нулевому входу триггера второго канала соответственно, а инверсные управляющие выходы каждого канала комбинационной схемы соединены по схеме «И-г1Е и подключены к единичным входам второй ступени управления триггеров первого и второго каналов, к нулевому входу второй ступени управления триггера первого канала и единичному входу второй ступени управления триггера второго канала, к нулевым входам второй Ступени управления триггеров первого и второго каналов соответственно.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для обмена информацией | 1986 |
|
SU1322299A1 |
Устройство контроля и управления реконфигурацией резервированной системы | 1989 |
|
SU1691990A1 |
Мажоритарно-резервированный интерфейс памяти | 1990 |
|
SU1751766A1 |
Мажоритарно-резервированный триггер | 1978 |
|
SU766053A1 |
Мажоритарно-резервированный интерфейс памяти | 1990 |
|
SU1702434A1 |
Резервированное устройство | 1991 |
|
SU1785089A1 |
Трехканальный резервированныйРАСпРЕдЕлиТЕль иМпульСОВ | 1978 |
|
SU798848A1 |
Резервированное устройство | 1991 |
|
SU1830575A1 |
Устройство для прерывания резервированной вычислительной системы | 1984 |
|
SU1218385A1 |
Резервированное устройство | 1980 |
|
SU928685A1 |
Даты
1970-01-01—Публикация