ГИБРИДНОЕ КВАЗИАНАЛОГОВОЕ УСТРОЙСТВО Советский патент 1971 года по МПК G06J1/00 

Изобретение относится к области вычислительной техники.

Известны гибридные квазианалоговые устройства, содержащие соединенные между собой цифровой автомат, динамический коммутатор, блок релейны.х переключателей, блок автономного уравновешивания, преобразователь, напряжение-код, матрицу запоминающих модуляторов старщи.х разрядов коэффициентов, преобразователь параллельного двоичного кода в фазоимпульсный, матрицу управляемых проводимостей и адресные регистры.

Известные устройства имеют ограниченный класс решае.мых задач и большое число каналов нреобразования напряжение-код.

Устройство отличается от известных тем, что оно содержит блок нолноразрядных запоминающих модуляторов и блок многоразрядных управляемых проводимостей правых частей и управляющих воздействий. Выход блока полпоразрядных запоминающих модуляторов правых частей и управляющих воздействий, подключенного своими входами к адресным регистрам и преобразователю параллельного двоичного кода в фазоимпульсный, через блок многоразрядных управляемых проводимостей правых частей и управляющих воздействий, подключеппый вторым входом к блоку релейных переключателей, присоединен ко входу матрицы управляемых проводимостей.

На чертеже приведена блок-схема описываемого устройства.

Опо содержит матрицу / проводимостей, цифровой автомат 2, блок 5 автономного уравповещивания, преобразователь -/ папрям ениокод, преобразователь 5 параллельпого двоичного кода в фазоимпульсный, лштрицу 6 запом1П1ающих модуляторов старших разрядов коэффициепгов на .многоустойчивых фазопмпульсных элементах, динамический коммутатор 7, блок S нолноразрядпых запоминаюпднх модуляторов правых частей и управляюп нх воздействий, блок 9 релейных переключателей, адресные регпстры 10 и блок // многоразрядных управляемых нроводпмостей правых частей и управляющих воздействий.

Гибридное квазианалоговое устройство работает следующим образом.

После ввода программы из внешнего устройства в цифровой автомат 2 последний через блок 9 релейных переключателей набирает структурную схему блока // многоразрядных управляемых проводимостей правых частей и управляющих воздействий, матрицы / управляемых проводимостей и блока Л автоно.много уравновещпванпя и устанавливает начальные условия в соответствующих блоках. После этого цифровой автомат 2 засылает адреса в адресные регистры 10, а код значения старшего разряда текущего коэффициента через преобразователь 5 параллельного двоичного кода в фазоимпульсный в фазоимпульсном виде записывается в соответствующем адресу адресного регистра 10 многоустойчивом фазоимпульсном элементе матрицы 6 запоминающих модуляторов старших разрядов коэффициентов.

В блоке 8 гюлноразрядных запоминающих модуляторов правых частей и управляющих воздействий записываются коды, соответствующие сумме правой части и управляющего воздействия, вычисленного в цифровом автомате 2 и поступающего для компенсации погрещности округления. Если преобразователь 5 параллельного двоичного кода в фазоимпульсиый является полноразрядным, то запись кодов в блок 8 полноразрядны.х запоминающих модуляторов нравых частей и управляющих воздействий производится за один такт, а в случае укороченной длины слова преобразователя 5 параллельного двоичного кода в фазоимпульсный, запись кода в блок 8 полноразрядных запоминающих модуляторов иравых частей и управляющих воздействий производится в два и более число тактов. После введения исходной информации осуществляется решение, при котором блок 3 автономного уравновещивания демодулирует широтноймпульсные сигналы матрицы / унравляемых проводимостей и преобразует их в вектор рещения, а цифровой автомат 2 через преобразователь 4 паиряжение-код и динамический коммутатор 7 измеряет необходимые компоненты вектора решения, преобразует их в сумму вектора правых частей и компепсирующих воздействий и в нелинейные коэффициенты и формирует переменпые коэффициенты. Преобразованная информация из цифрового автомата 2 записывается в матрицу б заномипающих

модуляторов старших разрядов коэффициентов и блок 8 цолноразрядных запоминающих модуляторов правых частей и управляющих воздействий. Этот процесс протекает циклически до получения полного решения.

Решение задачи может быть снято как в виде непрерывных напряжений с блока 3 автономного уравновешивания, так и в виде кодов с цифрового автомата 2 или с преобразователя 4 напряжение-код.

Предмет изобретения

Гпбрпдное квазианалоговое устройство, содержащее соединенные между собой цифровой автомат, динамический коммутатор, блок релейных переключателей, блок автономпого уравновешивания, нреобразователь напряжение-код, матрицу запомипающих .модуляторов

старщих разрядов коэффициентов, преобразователь параллельпого двоичпого кода в фазоимнульсный, матрицу унравляе.мых проводимосгей и адресные регистры, отличающееся тем, что, с целью расширения фу 1кциональпых возможпосчсй, опо содержит блок полноразрядиых запомгшающих модуляторов и б.шк многоразрядных управляемых нроводимостей правых частей и управляющих воздействий, приче.м выход блока по.шоразрядных запоминаюHIHX модуляторов нравых частей и унравляющих воздействий, подключенного своими входами к адреспым регистрам и преобразователю параллельного двоичного кода в фазоим 1ульсный, через блок многоразрядных управляемых нроводимостей правых частей и управляющих воздействий, подключенный вторым входом к блоку релейных нереключателей, присоединен ко входу матрицы управляемыX проводп.мостеи.