ПЁРЁСЧЁТНОЁ УСТРОЙСТВО Советский патент 1971 года по МПК H03K21/40 

Предлагаемое нересчетноё устройство Может быть использовано в автоматике и вычислительной технике.

Известно, что для ответственных систем с целью получения верного результата решение одной и той же задачи осуществляется несколькими пересчетными схемами с последующим сравнением результатов.

В частности, используются устройства, состоящие из трех пересчетных схем, выходы которых соединены со схемой, работающей по принципу кворума «два из трех, т. е. дающей выходной сигнал только при поступлении двух или трех входных сигналов.

Недостатком такого устройства является то, что нри наличии случайных имнульсов помех, сдвинутых по времени друг относительно друга и вызывающих поочередный сбой всех нересчетных схем, сигнал на выходе устройства будет отсутствовать.

С целью исправления ощибок, возникающих в результате сбоев любой нересчетной схемы предлагаемое пересчетное устройство содержит блоки обнаружения сбоев, каждой пересчетной схемы и генератор импульсов, соединенный входами трех элементов «И, вторые входы которых подключены к выходам соответствующих блоков обнаружения сбоев, а выходы элементов «И через элементы

«ИЛИ соединены со входами соответствующих пересчетных схем.

Па чертеже показана схема предлагаемого пересчетного устройства.

Пересчетное устройство содержит пересчетные схемы 1, состоящие из п триггерных ячеек 2, схему кворума «два из трех 5, блоки 4 для обнаружения ошибки, состоящие из логических элементов «И 5 и логических элементов «ИЛИ 6, логические элементы «И 7, логические элементы «ИЛИ 8 и генератор тактовых имнульсов 9.

Парафазные сигналы, снимаемые с выходов

триггерных ячеек 2 каждой пересчетной схемы /, обозначены как я и а, в и s, с и с. Каждая нара элементов 5 анализирует состояния одноименных триггерных ячеек 2 трех пересчетных схем 1 и, в случае, если состояния

триггерных ячеек какой-либо пересчетной схемы отличаются от состояний тех же триггерных ячеек двух других нересчетных схем, то на одном или неско.тьких выходах элементов 5 появятся сигналы А, В или С, посгупающио

на элемент «ИЛИ 6.

Если сигналы на выходе каждого блока 4 для обнаружения ошибки обозначить через У1, 2, УЗ, то общий алгоритм работы блоков для обнаружения ошибки каждой из трех пеу, Л) + Ла + Л™ У2 Б + jBa +Sm-i + -6m УЗ 2 г -т-1 Ч т, где B}. С Аа - ajSiCi 82 С Лт-1 tifn-i йпвпСп -m-i А-т. ипвпСп tint йивпСп 0.пвпСпТаким образом, если в какой-либо из пересчетных схем произошел сбой, то на выходе соответствуюш,его блока 4 обнаружения ошибки появится сигнал рассогласования У. Этот сигнал, поступив на элемент «И 7, разрешит прохождение тактовых импульсов. Тактовые импульсы с выхода элемента «И 7 через элемент «ИЛИ 8 будут поступать на вход пересчетной схемы до те хпор, пока не исчезнет сигнал рассогласования У, т. е. до тех пор, пока не будет исправлена ошибка, вызванная сбоем соответствующей пересчетной схемы. Время, необходимое на исправление ошибки, будет тем меньше, чем будет больше частота тактовых импульсов относительно частоты счетных импульсов. Предмет изобретения Пересчетное устройство, содержашее три пересчетные схемы на триггерах, схему кворума «два из трех, входы которой подключены к выходам пересчетных схем, и логические элементы «И, «ИЛИ, отличающееся тем, что, с целью исправления ошибок, возникаюших в результате сбоев любой нересчетной схемы и генератор импульсов, соединенный с первыми входами трех элементов «И, вторые входы которых подключены к выходам соответствуюших блоков обнаружения сбоев, а выхода элементов «И через элементы «ИЛИ соединены со входами соответствуюш,их пересчетных схем.