ПЕРЕСЧЕТНОЕ УСТРОЙСТВО Советский патент 1972 года по МПК H03K21/40 

Изобретение относится к автоматике и вычислительной технике.

Известно пересчетное устройство, содержащее пересчетные схемы на триггерах, схему согласования «два из трех, блоки обнаружения ошибок с отрицательным и положительным знаками на элементах «И и «ИЛИ, элементы задержки и трехвходные элементы «И.

Однако в известном устройстве при сбое в какой-либо пересчетной схеме, в случае положительного знака ошибки, требуется относительно длительное время на исправление ошибки.

Цель изобретения - уменьшение времени исправления ошибки с положительным знаком, возникающей при сбоях любой оересчетной схемы.

Для этого в предлагаемом устройстве в каждом бло.ке обнаружения ошибок с отридательным и положительным знаками выходы всех элементов «И соединены со входами элементов «ИЛИ, выходы элементов «ИЛИ блоков обнаружения ошибок с отри|цательным и положительным знаками соединены соответственно через элементы задержки и непосредственно с двумя входами трехвходных элементов «И, третьи входы которых подключены ко входу пересчетной схемы.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит пересчетные схемы / на триггерах 2, схему 3 голосования «два из трех, блок обнаружения ошибки с отрицательным знаком на элементах «И 4 и «ИЛИ 5, блок обнаружения ошибки с положительным знаком на элементах «И 6 и «ИЛИ 7, трехвходовые элементы «И 8, элементы 9 задержки, генератор 10 импульсов и элементы «И 11 и «ИЛИ 12.

При сбое в одном или нескольких разрядах любой пересчетной схемы, если разряды стали больше одноименных разрядов истинного числа, на выходе элемента «ИЛИ 7 появится сигнал, который через элемент «И 8 установит в нулевое состояние все разряды соответствующей пересчетной схемы. Таким образом, ложное число становится меньше истинного и для его исправления нужно столько импульсов, каково значение истинного числа в десятичном коде. В процессе исправления ошибки на выходе элемента «ИЛИ 5 присутствует сигнал, блокирующий через элемент 9 задержки трехвходовый элемент «И 8. Это необходимо, так как в процессе исправления ошибки отдельные разряды исправляемого лол ;ного числа могут быть больше одноименных разрядов истинного числа, и тогда

на выходе элемента «ИЛИ 7 появится сигнал сброса, устанавливающий лересчетную схему в нулевое состояние, хотя ложное число меньше истинного. Элемент 9 задержки исключает одновременное появление сигналов сброса на выходе и запрета на входе элемента «И 8.

Для устранения ложных сигналов на выходе и элементов «ИЛИ 7, обусловленных разным временем срабатывания триггеров 2, входы элементов. «ИЛИ 7 соединены со входами пересчетных схем.

Таким образом, время на исправление ошибки с положительным знаком значительно сокраш,ается и олределяется

,,

где А - истинное число в момент сбоя; Т - период следования импульсов генератора.

Предмет изобретения

Пересчетное устройство, содержащее пересчетные схемы на триггерах, схему голосования «два из трех, блоки обнаружения ошибок с отрицательным и положительным знаками на элементах «И и «ИЛИ, элементы задержки и трехвходовые элементы «И, отличающееся тем, что, с целью уменьшения

времени исправления ошибки с положительным знаком, возникающей при сбоях любой пересчетной схемы, в каждом блоке обнаружения ошибок с отрицательным и положительным знаками выходы всех элементов «И

соединены со входами элементов «ИЛИ, выходы элементов «ИЛИ блоков обнаружения ошибок с отрицательным и положительным знаками соединены соответственно через элементы задержки и непосредственно с двумя

входами трехвходовых элементов «И, третьи входы которых подключены ко входу пересчетной схемы.