ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Советский патент 1973 года по МПК G11C11/02 

1

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных и автоматических системах, содержащих оперативные запоминающие устройства (ОЗУ) с произвольной выборкой.

Известны совмещенные запоминающие устройства (ЗУ) с произвольной выборкой чисел полными токами, использующие в качестве элемента памяти ячейку из трех или четырех ферритовых сердечников с прямоугольной петлей гистерезиса, объединенных витком связи и прошитых шинами смещения, записи, считывания и выходными.

Такие устройства обладают высокой параметрической надежностью в широком интервале температур окружающей среды и изменений питающих напряжений благодаря использованию полноточного принципа считывания.

Однако недостатком известных ЗУ является их низкая структурная надежность, заключающаяся в том, что отказ одного элемента зачастую приводит к отказу значительной части или всего ЗУ в делом.

Целью предлагаемого изобретения является увеличение среднего времени функционирования ЗУ путем введения резервных «разрядов в накопитель и разрядную часть и реализации скользящего замещения отказавших «разрядов с помощью блока управления резервом иопользоваипп силналов исправности (неисправности) разрядных цепей на дополнительных контрольных выходных щинах, прощнвающих накопитель.

В известном ЗУ, совмещающем оперативную и постоянную память па уровне запоминающей ячейки в режимах ОЗУ или ПЗУ, всегда переключается один пли запоминающий, или ком пенс111рук)щпй сердсчн.и.к. На дополнительной выходной шине, пронизывающей оба эти сердечника, последовательно в одном разряде всех чисел в обоих режимах формируется контрольный сигнал, свидетельствующий об иснравностн разрядной цепи

(формирователь записи, ячейка памяти). При выходе разрядной цепи («разряда) из строя сигнал на контрольной шине отсутствует. Это иснользуется для замещения отказавших «разрядов исправными из резерва.

Предполагается, что информационные слова (числа) имеют т разрядов, избыточное ЗУ имеет п разрядов, резервные (я-т) разрядов расположены на разрядной сетке справа.

Перед записью числа в накопитель и при наличии отказа разрядов замещение из резерва осуществляется рассредотачиванием числа внраво по исправным разрядам.

После выборки числа из накопителя при

наличии отказавших разрядов, в которые за3пйсь информации не производилась, осуществляется свертывание числа вправо на регистре числа. Количество отказавших разрядов при этом не должно превышать (п-т), в противном5 случае имеет место отказ всего ЗУ. Операция замеш.ения и свертки реализуется блоком управления резервом. При использовапии «горячего резерва, например в 5 «разрядов, среднее время функционирования10 разрядной части предлагаемого устройства между отказами увеличивается почти в три раза по сравнению с неизбыточным устройством независимо от его сложности. Коэффициент избыточности разрядной части и накопи-15 теля ЗУ при этом будет равен я/т, т. е. при и я 21-41 значение п/т близко к единице. Дальнейшее увеличение количества «горячих резервных «разрядов не эффективно, как это известно из предельных зако-20 нов теории надежности. В предлагаемом устройстве (п-т) отказавших «разрядов автоматически замещаются исправными только для ОЗУ. В случае соБмещенного ЗУ и отказов в «разрядах для25 ПЗУ информация не восстанавливается. После каждого обнаруженного и замещенного отказа в предлагаемом ЗУ необходимо произвести обновление информации в ОЗУ. На фиг. 1 представлена структурная схема30 предлагаемого ЗУ; на фиг. 2 - структурная схема блока управления резервом в разрядной части ЗУ. Магнитный накопитель / состоит из запоминающих ячеек, включающих селектирую-35 ЩИЙ 2, компенсирующий 3 и запоми-нающий 4 сердечники с ГШГ, объединенные витком связи 5 и прощитые шинами считывания 6, записи 7, выходными шинами 8 ОЗУ, выходными шинами 9 ПЗУ и разрядными контроль-40 ными выходными шинами 10, каждая из которых пронизывает последовательно запоминающие и компенсирующие сердечники одного разряда всех чисел. Шины смещения, обязательные для известных совмещенных ЗУ,45 на фигурах не показаны. Для записи информации в накопитель / служат разрядные формирователи записи 11. Усилители считывания 12 воспроизводят сигналы с наконителя, поступающие через венти-50 ли 13 в режиме ОЗУ и вентили 14 в режиме ПЗУ, далее ло шинам /5 на регистр числа 16, откуда поступают на выход из ЗУ и на вход разрядного формирователя заниси 11 по шинам 17.55 Шины 18 и 19 предназначены для коммутаций усилителей считывания в режимах ОЗУ и ПЗУ. Контрольные сигналы по шине 10 поступают на усилители контрольного сигнала 20 и далее по шинам 21 - на блок уп-60 равления резервом 22. Блок управления ре3epiBOM имеет в своем составе п-разрядный параллельный регистр 23, предназначенный для запоминания кода «разрядных отказов, группу вентилей 24 и 25 опроса регистра 23,65 4 группу вентилей 26 сдвига правой части чйСла вправо и вентилей 27 сдвига левой части числа вправо на регистре числа 16. Обязательные для известных ЗУ вентили опроса регистра числа при записи в накопитель на рисунке не показаны. Вход 28 блока управления резервом используется для подачи сигналов опроса регистра 23 по вентилям 24 и 25. Вход 29 предназначен для включения цепи вентилей 26 при замещении отказавших разрядов (рассредотачивания числа на регистре числа), вход 30- для включения цепи вентилей 27 в режиме свертки числа, принятого из накопителя в регистры числа. Выход 3} служит для контроля отказа ЗУ в целом при заданном. Работа устройства происходит следующим образом. В режиме залиси числа в накошитель ;по заданному адресу осуществляется считывание числа и прием кода отказов на регистр 23 в блоке управления резервом 22. Отказавшим разрядам соответствует состояние «О триггеров регистра 23. На вход 28 подается пачка импульсов {п-т+1) импульсов опроса регистра 23. Цепочка вентилей 26 открыта сигналом на входе 29. Если отказавших «разрядов в ЗУ нет, то все триггеры в регистре 23 находятся в состоянии «1, и первый импульс опроса проходит цепочку открытых вентилей 25 на вход 28, что является признаком иеправности ЗУ, и запись числа, занимающего п левых разрядов регистра числа 16 в накопитель, производится известным способом. Если имеется отказавший «разряд, например, 1р (фиг. 2), то триггер в регистре 23 находится в состоянии «О, управляемый им вентиль 24 открыт, а вентиль 25 закрыт, Первый пришедший сигнал онроса проходит через вентиль 24, устанавливает триггер в состояние «1 и, начиная с 1р разряда, сдвигает число вправо на регистре числа 16, проходя через цепочку открытых вентилей 26. Установившись в состояние «1, триггер открывает вентиль 25. Второй импульс опроса регистра кода отказов достигает следующего триггера, который находится в состоянии «О (отказавшего «разряда) и формирует сдвиг вправо лежащей от него справа части числа на регистре 16 аналогичным образом или поступает на выход 31, если более от1казов нет. Если на выходе 31 не появляется сигнал после (п-ra-f 1)-го импульса опроса, то количество отказавших «разрядов превышает количество резервных «разрядов. Это свидетельствует об отказе ЗУ в целом при заданном т. Таким образом, перед записью в накопитель при наличии отказавших «разрядов осуществляется рассредотачивание ш-разрядного числа на «-разрядном регистре числа, что эквивалентно «скользящему замещению отказавших «разрядов из «горячего резерва.

В режиме считывания числа из иакопителя по заданному адресу осуществляется считывание числа из накопителя / на регистр числа 16 и одновременно «кода отказов на регистр 23.

Далее опрос регистра кода отказов производится таким же образом, как выше описывалось для режима записи. Отличие в работе блока управления в этом режиме состоит в том, что цепочка вентилей 27 открыта сигналом по входу 30, цепочка вентилей 26 закрыта и подается (п-т) сигналов опроса на вход 28. Формируемые при опросе регистра 23 сигналы сдвига поступают через цепочку вентилей 27 на часть числа, лежащую слева от очередного «О в регистре 23. Происходит свертка числа вправо на регистре числа 16. В результате свертки считанное из накопителя / число занимает т крайних правых разГ/

рядов в регистре числа 16, откуда оно может пересылаться во внещние устройства.

Предмет изобретения

Запоминающее устройство, содержащее накопитель на ферритовых сердечниках, объединенных витком связи и прошитых щинами считывания, записи, смещения и выходнььми шинами, разрядную и адресную части, отличающееся тем, что, с целью повышения надежности работы устройства, запоминающие и компенсирующие сердечники одного разряда всех чисел последовательно прошиты контрольной шиной, разрядная часть и накопитель содержат резервные разряды и блок управления резервом, вьпполненный на параллельном регистре кода отказов с логическими схемями опроса, переноса и сдвига цра-вой и левой частей числа. тттт 15 П 15 л 15 /7 fS /7 /5 /7