Резервированное запоминающее устройство Советский патент 1980 года по МПК G11C29/00 

1

Преплагаемое изобретение относится к ци({ровой вычислительной технике и может быть использовано как резервированное запоминающее устройство (ЗУ) в различного типа счетно-решающих устройствах для защиты от отказов запоминающих устройств.

Известно запоминающее устройство с резервированием, содержащее регистр адреса, выходы которого через дешифраторы ащэеса подключены ко входам накопителей, выходы которых подсоединены к соответствующим регистрам слова, схему равенства кодов, входы которой подключены к выходам регистра слова, а выход - к одному входу схемы И, другой вход которой подключен к блоку управления, а выход - к одному из регистров слова, схему ИЛИ, группы схем И по количеству накопителей и выходной регистр, дополнительные регистры слова по количеству накопителей, входы которых подключены к выходам соответствующих основных регистров слова, схемы

поразрядной проверки по количеству накопителей, одни входы которых подсоединены к выходам соответствующих основных регистров слова, Щ)угие - к выходам дополнительных регистров слова, а выходы - к управляющим входам групп ,схем И, информационные входы которых подключены к блоку управления, а выходы - ко входам соответствующих основных регистров слова, выходы которых через схему ИЛИ попсоедннены к выходному регистру til.

Недостаток известного устройства состоит в том, что для коррекдии ошибок требуются повторная и считьтание информации запоминаклцего устройства, что в быстродействующих устройствах недопустимо, а для долговременных (постоянньгх) запоминающих устройств невозможно.

Наиболее близким по технической сущности является устройство содержащее основные и резервный блоки памяти, выходы которьгх соединень с первыми

входами числовьк регистров, со вторыми входами которых соединены шины уста-, новки числоБЬк регистров в нулевое положение, а выходы числовых регистров соединены с первыми входами вентилей, со вторыми входами вентилей резервного блока памяти соединены шикы съема информации с числового регистра резервного блока памяти, со вторыми входами вентилей основных блоков папяти соединены шины съема кода с числовых регистров основных блоков памяти выходы вентилей резервного модуля соединены с соответствующими третьими входами числовых регистров рабочих модулей, а вьосоды вентилей рабочих мо рупей соединены с кодовыми шинами 23

Недостаток этого устройства состоит в том, что не парируется отказ разно™ именных разрядов двух или трех блоков памяти, так как информация первого от.казавшего основного блока восстанавливаетря с использованием всех разр5гдов исправного основного И; резервного блоко памяти (считается, что отказывают одновременно все разряды блоков памяти). Поэтому последующие отказы оставшихся блоков памяти не парируются.

Цель изобретения состоит в повышени надежности работы устройства. Это достгается тем, что предлагаемое устройство содержит блоки управления и контроля,

регистры отказов и контроля, сумматоры по два, элементы И, НЕ и ИЛИ, причем выходы одноименньос разрядов основных и резервного блоков памяти соединень со входами сумматоров по модулю два, выходы которых соединены с первыми входами регистра контроля и через элемент ИЛИ - со входом блока контроля, выходы блока контроля соединены с первыми входами блока управления, второю входы которого соединены с выходами регистра контроля, выходы блока управления соединены со входами рагистров отказов, одноименньнэ выходы которых соединены со в орыми, третьим и четвертым входами соответствующих первых элементов И, выходы перво го и второго регистров отказов через элементы НЕ соединены с первыми входами вторьк элементов И, вторые входы которых соединены с выходами соответствующих сумматоров по модулю два, а выходы вторых элементов И подключе ны с управляющими входами числовьо: регистров.

На чертеже приведена функциональная блок-схема резервированного устройства.

Устройство содержит основные I, 2

и резервный 3 блоки памяти, блок 4 управления, блок 6 контроля, регистры 6-8 отказо регистр 9 контроля, сумматоры Ю, II по модулю два, первые элементы И управления,

вторые элементы контроля 16 - 17 и элементы 18 - 21 НЕ элемент 22 ИЛИ, первый и второй числовые регистры 23, 24.

Устройство работает следующим образом. В резервный блок памяти заносят информацию, полученную путем поразрядного суммирования по модулю два слов с одинаковыми адерсами из основных блоков памяти. Начальные состояния регистров 6-8 - 10 ... 1 I, регистра. 9 00 ... 00. Информация из основных блоков 1,2 памяти и резервного блока 3 памяти поступает на входы сумматоров 10, 11 по модулю два. В случае отказа

одного из разрядов блока памяти на выходе соответствующего сумматора по модулю два появится сигнал ошибки. Регистр 9 контроля предназначен для хранения информации об отказавшем разряде. Результат суммирования по модулю два поступает на входы регистра 9 контроля с выходов сумматоров 1О, 11 по модулю даа через элементы контроля 16, 17 И, предназначенные для выработки сигнала контроля в случае отсутствия блокировки. По сигналу контроля

блок 5 контроля определяет какой из блоков памяти отказал, и информация

об этом поступает в блок 4 управления, формирующий управляющие сигналы, по которым информация из регистра 9 контроля переписьгоается с инвертированием в один из регистров 6-8 отка-

зов, соответствующий отказавшему блоку памяти, после чего регистр 9 устанавливается в нулевое состояние. В процессе дальнейшего функционирования оперативное исправление зафикси-

рованного отказа происходит следующим образом. Информация из основных блоков 1, 2 памяти и резервного блока 3 памяти поступает на входы числовых регистров 23, 24. На элементы 12-15

управления И записью в эти регистры заведены выходы регистров 7, 8 отказов (через элементы 18-21 НЕ) и выходы сумматоров 10, 11 по модулю два. Если хотя бы в одном из регистров отказов записана информация об отказе разряда (логический ...О) и на выходе идентичного сумматора по модулю два появится сигнал ошибки, то срабатывает соответствующий элемент И управления и информация отказавшего разряда из основного блока памяти запишется в соответствующий числовой регистр не в прямом коде, как в нормальном режиме а в обратном, что соответствует правильному значению разряда. Обработка последующих отказов разР1щов блоков 1 - 3 памяти происходит аналогичным образом. При этом, в случае обнаружения сумматорами 1О, 11 ошибки в разрядах, отказы которых были ранее зафиксированы регистрами 6-8 выработки сигнала контроля не происходит, так как срабатьшание соответству щего элемента 16, 17 И контроля блокируется логическим О разрядов регистров 6-8, Таким образом повышение надежности работы устройства по сравнению с прототипом обеспечивается за счет пари рования до Si отказов независимых разрядов, (т - разрядность куба), тог да как в устройстве, реализованном по способу описанному в прототипе парируе ся только один отказ. Формула изобретения Резервированное запоминающее устройство, содержащее основные и резервный блоки памяти, числовые регистры, 39 информационные входы которь1х соединены с соответствующими выходами основ- ньк блоков памяти, отличающеес я тем, что, с целью повышения надежности устройства, оно содержит блоки управления и контроля, регистры отказов и контроля, сумматоры по модулю два, элементы И, НЕ и ИЛИ, причем одноименные выходы основных и резервного блоков памяти соединены со входами сумматоров по модулю два, вьссоды которьк соединены с первыми входами первых элементов И, выходы которых соединены со входами регистра контроля и через элемент ИЛИ со входом блока контроля, выходы блока контроля соединены с первыми входами блока управления, вторые входы которого соединены с выходами регистра контроля, выходы блока управления соединены со входами регистров отказов, .одноименные выходы которых соединены с вторым, третьим и четвертым входами соответствующих первых элементов И, выход первого и второго регистров отказов через эле менты НЕ соединены с первыми входами вторых элементов И, вторые входы которых соединены с выходами соответствующих сумматоров по модулю два, в выходы вторых элементов И подключены к управлякхци Л входам числовых регистров. Источники информации, принятые во внимание при экcпeptизe 1.Авторское свидетельство СССР № 385319, кл. G 11 С 29/ОО, 1973. 2.Авторское свидетельство СССР № 217458, кл. Н ОЗ К 37/00, 1967 (ПРОТОТИП) .

I I Г 1И--М т т т ±.

« I I J I /«

Г „61

а

,№,В.

/9