БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСГКО Советский патент 1970 года по МПК G11C11/06 

Р1звестно буферное запоминающее устройство с накопителем на ферритовых сердечниках. Оно содержит матрицу на ферритовых сердечниках, адресные счетчики заииси и считывания, входной и выходион регистры. Во избежание регистрации искаженных кодов нрн переполнении емкости нйкогн1теля специальная схема контроля его заполнения осуществляет блокировку заипсн и считывания.

К недостатку известного буферного заиомииающего устройства следует отнести то обстоятельство, что при очищении накопителя нарушается синхротн-юсть передачи информации. Это сиижает ииформациониую надежность передачи, усложняет обработку ииформацнн в .приемнике и, в случае передачи информации на больпюе расстоянне, схему передатчика.

Целью предлагаемого устроГгства является повыщеиие информационной иадежиости нередачи нутем синхронного разравниваиня информаили.

Эта цель достигается llCJIOЛьзoБaпlIeм донолнительного блока памяти с неразрушающнм считыванием, с которого нроизводнтся вывод информации нри полном очищении разравнивающего устройства.

коммутатор опроса; -4 - вход сложения; 5 - схема контроля занолнепия ЗУ: 6 - вход для подачи NiapKepHoro импульса записи; 7-схема задержки; 8- формирователи разрядных токов занисп; 9 - формпрозателп адресных токов заннсн; разрядной заннсн; 11 - щпны адресной заппсп; 12 - магнитный накопитель; 13-адресный счетчик онроса; 14 - вход вычптання; 15-вход для подачп маркерпого н.мпульса опроса; 16 - схема задержки; 17 - геиератор опроса; 18 - ключи онроса; 19 - типы адресного онроса; 20-выходные шины; 21 - усилители чгеиия; 22 - регистр вывода; 23 - щины с/проса элементов с неразрущающим считываннем; 24 - блок намятн с иеразрущаюшнм счптываннем; 25 - генератор сброса; 26 - п,1ппа сброса.

В режиме записи 1Н1формации устройство работает следующим образо.м . В исход 1ом состояиин разрядный регистр 1 и адресиый счетчик заииси 2 находятся в нулевом состояннн. Одновременно с постуилеппем па разрядиый регистр параллельного кода па вход адресного счетчика заииси, коммутатора 3 и на вход сложения 4 схемы контроля 5 заполнення ЗУ поступает со входа 6 маркерный пмпульс заппси, который через схему задержки 7 запускает формирователи разрядиых 8 и адресиых 9 токов записи. Последиис соедииеиы соответствеиио с разрядиой 10 ц адресной 11 шинами записи магиитиого пакоиителя 12, выполненного, например, на двухдырочных фе|)рнтогя 1х чнсло ых jiiHieiiKax. В режиме опроса на адресный счетчик 13 опроса и на вход 14 вычитания схемы контроля заиолнения ЗУ поступает через вход 15 маркерный пмнульс опроса, которьи после задержки схемой 16 запускает гсператор опроса 17. Если с выхода схемы контроля заполнення не поступает команды, что накопитель очищен, то коммутатор опроса посылает ток опроса через соответствующпй адресный ключ опроса 18 в шипу 19 адресного опроса. Считанный в результате этого код но выходным шинам 20 после усиления в усилителе 21 поступает на регистр вывода 22. В том случае, когда со схемы контроля заполпеиия ЗУ поетунаст сигнал об очиш,епии накопителя, коммутатор опроса переключает выход генератора опроса на шину опроса 23 блока иамяти 24 с неразрушаюш,им считыванием. Разрядные шины записи, прошиваюгцие сердечники основного накопи геля, проходят н через отверстие записи элементов с неразрушающим считыванием. Перед каждым тактом заиисн информации в магннтиый накоиитель иронзводнтся сброс генератора- 25 элементов блока памяти 24 с неразрушаюшлм считыванием с помощью шипы сброса 26. Предмет изобретения Буферное запоминаюп1ее устройство, содержан1,ее магнитный накопитель на сердечниках с шииами адресной и разрядной записи, опроса и выхода, разряди з1Й п адреспый счетчнки, генераторы заннсп и опроса, схему контроля занолиения иаконптеля п схемы задержкп, отличающееся тем, что, с целью обеспечения сппхроипости разравнивания информации, опо содержит дополнительный блок памяти на элементах со считыванием без разрушения информацнн, генератор сброса и коммутатор онроса, причем шины чтення (запнси) элементов памяти дополннтельпого блока намятн соедннены последовательно с соответствующими шинами магшпного накогщтеля, шина опроса подключена к геператору опроса через коммутатор опроса, соедппеиный со схемой контроля заиолнения накопителя, а шина сброса через генератор сброса иодключена ко входу заиисп магнитного накопптеля.