УСТРОЙСТВО для ПЕРЕКЛЮЧЕНИЯ ПРОГРАММ Советский патент 1973 года по МПК G06F9/48 

1

Изобретение относится к области вычислительной техники и предназначено для переключения программ при мультипрограммном режиме работы вычислительной машины.

Известны устройства управления, содержащие блок прерывания команд, блок прерываиия программ, блок программного переключения уровней, блок выполняемой программы и обеспечивающие многоступенчатое прерыва-ние программ, а также одновременную работу внещних устройств.

Однако с помощью этих устройств возможно организовать лищь программное переключение уровней основных .программ, причем возврат ,на прерванный уровень также осуществляется nporpaMMiHO. Это ведет к непроизводительным затратам времени и объема ОЗУ, необходимым для работы программкоординатора. Кроме того, известные устройства не учитывают требований совместимости внещних устройств при их па1раллельной работе в независимых программах различных уровней.

Для повышения быстродействия предлагаемого устройства выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подключен к входу сигнала разрещения перехода устройства и к первому выходу блока определения, условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства;

второй вход блока возврата и первый вход блока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определения условий перехода соедийены с управляющим входом устройства, выход номера уровня возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. Кроме того, блок определения условий перехода содержит дещифратор, регистр занятости и схемы анализа совместимости, причем вход дещифратора подключен к первому входу блока, нулевой вход каждого разряда регистра занятости соединен со вторым входом блока, единичный вход каждого разряда регистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока,

.разрещающие выходы подключены ко второму выходу блока.

На фиг. 1 представлена схема устройства для переключения программ и схемы построения функциональных блоков, входящих в состав устройства; на фиг. 2 - временная диаграмма, иллюстрирующая мультипрограммный режим работы в управляющих системах Схема содержит блок очереди соВ мещаемых программ /, блок определани.я условий перехода 2, блок возврата 3, шины иомера уровня перехода 4, кодовые ши-ны номеров внешних устройств 5, шины ответов внешних устройств 6, шину результата анализа совместимости 7, щину сигнала разрешения перехода 5.

Блок очереди / представляет приоритетную схему и содержит п-разрядный (где я - число уровней совмещения) двоичный регистр очереди Я разряды которого соответствуют определенным уровням совмещения, схемы выявления значений разрядов 10, 11, 12 и схему ожидания 13.

Выходы 14, 15, У5 схем 10, 11, 12, соответствующие нулевому значению каждого предыдущего разряда подключены на вход схем выявления каждого последующего разряда. Выход нулевого значения последнего (п-го) разряда шиной 17 связан со входом подготовки схемы ол Ида«ия 13.

Выходы единичных значений разрядов шинами 18, 19, 20 связаны со входами установки в «О соответствующих разрядов регистра очереди, а шинами 21, 22, 23 с соответствующими входами блока 3, которые соединены с ключами 24, 25, 26.

Блок 2 содержит дешифратор 27, т-разрядный (где т - число групп совместимости) регистр занятости групп устройств 28 и схемы анализа 29, 30, 31 значений его разрядов.

Дешифратор 27 выполнен таким образом, что нескольким кодам номеров устройств, .принадлел ащих одной группе совместимости (к одной и той же группе отнесены устройства, которые не могут работать параллельно), соответствует один выход, сопоставленный данной группе.

Соответствующие группам совместимости выходы дешифратора 27 подключены на входы схем анализа 29, 30, 31.

Выходы 32, 33, 34 схем 29, 30, 31, соответствующие единичным значениям разрядов регистра 28, шиной 35 связаны с блоком /, а ВЫХОДЫ 36, 37, 38 нулевых значений разрядов подключены на входы установки в «1 соответствующих разрядов регистра 28, входы установки в «О разрядов которого шинами 6 связаны с внешними устройствами.

Блок 3 содержит преобразователи кодов номеров устройств 39, 40, 41, входы которых через ключи 24, 25, 26 связаны с кодовыми шинами 5.

Выходы преобразователей подключены ко входам схем сравнения 42, 43, 44, вторые входы которых связаны с внешними устройствами шинами 6.

Выходы схем сравнения шинами номера уровня возврата 45, 46, 47 связаны со входами установки в «1 соответствуюших разрядов регистра очереди 9 блока / и шиной 48 со входом опроса схемы олсидания 13, выход

49 которой подключен на вход выбора уровня перехода.

На фиг. 2 заштрихованными областями обозначены фазы обработки программ на вы5 числительной машИ|не, незаштрихованными областями - фазы автономной работы внешних устройств.

Перед началом работы во все разряды регистра 9 записываются «1, а в разряды регистра 28 - «О. После завершения подготовительных операций по вводу программ, распределению памяти, занесению информации в адресные ячейки уровней и т. л. от центрального устройства управления по шине 8 на 15 вход блока 1 поступает сигнал «выбор уровня перехода. При этом управление получить программа наиболее приоритетного (первого) уровня.

Каждый разряд регистра 9 прини20 мать значение «1 или «О в зависимости от того, соответственно, возможен или невозмол ен переход на программу данного уровня. Сигнал с единичного выхода схемы 10 поступает по одной из шин 4 в адресную часть 5 устройства управления машины, как номер уровня перехода, на который осуществляется переключение.

При этом по шине 18 разряд первого уровня регистра 9 устанавливается в «О, а сигQ налом по шине 21 готовится для приема кода ключ 24 первого уровня в блоке 3.

Вычислительная машина выполняет программу первого уровня, после обработки некоторого массива информации обращается к 5 определенному внешнему функциональному устройству. По команде обращения к внешнему устройству код номера его по шинам 5 от центрального устройства управления поступает в блоки 2 и .3. В блоке 3 он преобра0 зуется и запоминается в узле 39 работающего уровня, который был выбран с помощью ключа 24 при передаче управления данному уровню. Выходы узлов 39-41 соединяются так, что нескольким кодам номеров устройств, от5 носящихся к одной группе совместимости, соответствует одна кодовая комбинация.

При дешифрации кода номера требуемого устройства в блоке 2 на одном из выходов дешифратора 27, определяющем группу совместимости, к которой относится данное устройство, появляется сигнал, опрашивающий соответствующую схему анализа значений разрядов регистра 28.

Каждый разряд регистра 2S может прини5 мать значения «О или «1 в зависимости от того, соответственно, свободна или занята данная группа устройств.

Сигнал с нулевого выхода соответствующей 0 схемы апализа по щипе 7 поступает в центральное устройство управления для разрешения запуска требуемого устройства. При этом занятая группа совместимости блокируется от включения .путем установки в «1 соответствующего разряда регистра 28. После выполнения команды включения устройства сигналом по шиие 8 от центрального устройства управления выбирается «оный уровень перехода, при этом по шине 14 будет опрошен второй разряд регистра 9 и управление передано программе второго уровня. Таким образом происходит обработка первых массивов программ всех уровней. Если требуемое устройство не может быть включено из-за его Несовместимости с ранее за:пуш,енными (конец первого массива программы четвертого урОВня на фиг. 2), то на соответствуюш,ем выходе 32-34 схем анализа 29-31 в блоке 2 вырабатывается сигнал, который по шине 35 поступит в блок 1 для выбора уровня перехода. При этом программа работаюш,его уровня прерывается. Если после запуска некоторого устройства окажется, что программы всех уровней «аходятся в состоянии фаз автономной работы запущенных устройств или ожидают разрешения на запуск (.при этом во всех разрядах регистра 9 записаны «О), то после последовательного опроса схем по шине 17 будет .подготовлена к срабатыванию схема ожидания 13. Сигналы об окончании фазы автономной работы внешних устройств по шинам 6 поступают в блоки 2 и 3. Каждой группе совместимости устройств соответствует одна из шин 6, та.к что силналы по этим шинам означают освобождение определенной группы совместимости и устанавливают в «О соответствующие разряды регистра 28 в блоке 2. По этим же сигналам в блоке 3 на схемах. 42-44 происходит выявление номеров устройств, принадлежащих к данной группе, и тем самым определяются номера уровней, нрограммы которых могут быть продолжены по условиям окончания фазы автономной работы залущбнных устройств или освобождения требуемой группы совместимости. Сигналы с выходов схем сравнения 42-44 поступают по шинам 45-47 на соответствующие входы блока / для установки в «1 разрядов регистра очереди 9. Одновременно по шине 48 сигнал поступает на схему ожидания 13, вызывая ее срабатывание, если она была подготовлена по шине 17, и управление передается программе наиболее приоритетного уровня из стоящих в очереди (с увеличением номера разрядов 10, 11, 12 приоритет уровней убывает). После запуска требуемого устройства в программе четвертого уровня (см. фиг. 2) во всех .программах вновь наступает фаза автономной работы внешних устройств. С приходом сигнала от устройства, запущенного программой первого уровня, срабатывают схемы 42 и /5 и управление передается на первый уровень. После обработки следуюшего массива программы управление принимает программа наиболее приоритетного уровня из всех, ожидающих обработки на вычислительной машине. Предмет изобретения 1.Устройство для переключения программ, содержащее блок очереди совмещаемых программ, блок определения условий перехода и блок возврата, отличающееся тем, что, с целью повышения быстродействия устройства для переключения программ, в нем выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подключен к входу сигнала разрешения перехода устройства и к первому выходу блока определения условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства, второй вход блока возврата и нервый вход блока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определения условий перехода соединены с управляющим входом устройства, выход номера уровня возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. 2.Устройство по п. 1, отличающееся тем, что блок определения условий перехода содержит дешифратор, регистр занятости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока, нулевой вход каждого разряда регистра занятости соединен со вторым входом блока, единичный вход каждого разряда регистра соединен с разрешающим выходом одноимен1НОЙ схемы анализа совместимости, занрещающие выходы схем анализа совместимости соединены с первым выходом блока, разрешающие выходы подключены ко второму выходу блока.