ЛАТЕНТНО-УЕХиЛ-ГКАЯ,БИБЛИОТЕКА Советский патент 1970 года по МПК G06F9/06 

Изобретение отиоснтся к области вычислительной техннки.

Известны устройства для управления основной намятыо, состоящие из нескольких блоков, нодключенные к центральному вычислителю, к селекторным и мультиплексным каналам, н содержанию схемы коммутации шин основной памяти, схемы управления, схемы аналнза и схемы приоритета запросов.

Недостатком известных устройств является то, что прн занятостн блоков памяти, соответствующих старшему по приоритету запросу от каналов п одному из запросов от центрального вычислителя, обращение к памяти задерживается иа время, иеобходимое для освобождения одного из этих блоков основной памяти. Это обстоятельство препятствует обработке младших по приоритету запросов, которые могут обращаться в свободпые блоки основной памяти. Другим педостатком известных устройств является то, что оин предназначены для унравления блоками основной памяти с одинаковымн циклами.

С целью увеличеиия быстродействия в иредложенное устройство для управления блоками основной намяти введены блок нрнзнаков неудовлетворенных запросов, магазин управляющих слов осиовиой памяти, схема выборки освобождающегося регистра магазина управляющих слов, иричем схема управлеиия

блоком признаков неудовлетворенных занросов нодключена к схеме аналнза запросных слов от каналов н центрального вычислителя, соединенной по управляющим входам со схемой приоритета запросов от каналов и центрального вычнслнтеля, схема унравлення выборкой из блока признаков неудовлетворенных занросов по нервому выходу соединена со входами управления схемы приоритета заиросов от каиалов н центрального вычнслнтеля, второй ее выход связан но унравляющим входам с первыми входами регистров магазнна управляющпх слов основной памяти, иервая группа входов схемы управления выборкой из блока признаков неудовлетворенных запросов подклЕОчена к выходам схем формпрования сигналов конца цнкла блоков основной намяти, вторая груииа входов связана с нервымн выходами регистров блока признаков иеудовлетвореииых занросов, третья грунна входов соединена с выходами первой схемы сравнения, схема управлепия блоком иризнаков неудовлетворенных занросов связана по унравляющнм входам с нервым регистром

блока признаков неудовлетворенных занросов и схемой нрнорнтета занросов от каналов н центрального вычислителя, вторые выходы регистров блока признаков неудовлетворенных занросов соедннены со входамн первой схемы подключен первый выход схемы выборки освобождающегося регистра магазина управляющих слоев основной памяти, ее второй выход подключен к схеме управления выборкой из основной памяти и распределением считанных данных, а ее входы связаны с первыми выходами регистров магазина управляющих слов основной памяти, вторые выходы которого подключены ко входам второй схемы сравнения, дополнительный вход которой со- Ю единен со схемой анализа запросных слов от каналов и центрального вычислителя, связанной также с первым входом второй схемы сравнения и с первым и вторым входами схемы управления Mara3HHvOM управляющих слов 15 основной памяти, выходы которой связаны со вторыми входами регистров магазина управляющих слов основной памяти, схемой коммутации шип основной памяти и схемой приоритета запросов от каналов и центрального 20 вычислителя. На чертеже представлена блок-схема цифровой вычислительной системы и устройства для управления основной памятью. Цифровая вычислительная система содер- 25 жит центральный вычислитель /, блоки 2-5 основной памяти, мультиплексный канал 6, селекторные каналы .2. Устройство 13 для управления основной памятью содержит схему 14 приоритета запро- 30 сов от каналов и центрального вычислителя, схему 15 управления выборкой из блока признаков неудовлетворенных запросов, блок 16 признаков неудовлетворенных запросов, схему 17 анализа запросных слов от каналов и 35 центрального вычислителя, вторую схему сравнения 18, магазин 19 управляюпщх слов основной памяти, схему 20 управления блоком признаков неудовлетворенных запросов. первую схему сравнения 21, схему 22 выбор- 40 ки освобождающегося регистра магазина управляющих слов основной памяти, схему 23 управления магазином управляющих слов основной памяти, схему 24 коммутации шин оснозной памяти, схему 25 управления выбор- 45 кой из основной памяти и распределением считанных данных. При обращении в блоки 2-5 основной памяти каждый канал ввода-вывода 6-12 посылает запрос в устройство уиравления ос- 50 новной памятью по радиальным линиям 26. Центральный вычислитель 1 может посылать запросы на чтение команды, чтение операида, запись операнда и па запись или чтение слова состояния программы. Запросы в блоки 2-5 55 основной памяти от центрального вычислителя / поступают в устройство 13 для управления основной памятью по радиальиым линиям 27. Ввиду того, что несколько запросов могут поступить одновременно, необходимо рассмат- 60 ривать их в порядке приоритета. Выбор старшего (в данный момент) запроса осуществляет схема 14 приоритета запросов от каналов 5 управления выборкой из блока признаков неудовлетворенных запросов, которые поступают на схему 14 приоритета запросов от каналов и центрального вычислителя по линии 28. Это обусловлено тем, что в блоке 16 признаков неудовлетворенных запросов хранятся признаки, относящиеся к запро.сам от каналов и центрального вычислителя, которые не могли быть удовлетворены из-за з.анятости -.соответствующих блоков основной памятп. ©виду того, что этп запросы поступили раньше, они должны удовлетворяться в первую очередь, как только освободятся их блоки памяти. Далее по приоритету поставлены запросы от каналов и от центрального вычислителя. Если старшим (в данный момент) является запрос от канала, то схема 14 приоритета запросов от каналов и центрального вычислителя вырабатывает сигнал по линии 29, который разрешает соответствующему каналу выставлять свое запросное слово на входные шины 30 устройства 13 для управления основной памятью. Если старшим по приоритету является запрос от центрального вычислителя /, то схема 14 приоритета запросов от капалов и центрального вычислителя вырабатывает сигнал по линии 31, разрешающий прием запросного слова, поступающего по лпниям 32 от центрального вычислителя, на входные регистры и триггера схемы 17 анализа запросных слов от каналов и центрального вычислителя. В запросное слово входят адрес, информация, маркеры, ключ защиты и признак релсима памяти (запись или чтение). Сигнал, поступающий на схему 17 анализа запросных слов по линии 31, преобразуется на этой схеме в двоичный код номера запроса. Кроме того, из принятого адреса с учетом коэффициента расслоения основной памяти выделяется код номера блока памяти, ко торый поступает по линии 33 на дополнительный вход второй схемы сравнения 18. На этой схеме сравнения производится сравнение кода номера блока памяти из принятого адреса со всеми кодами номеров блоков, записанными в регистрах магазина 19 управляющих слов основной памяти. Результат сравнения этих кодов передается по линии 34 на схему 17 анализа запросных слов от каналов и центрального вычислителя. Если код номера блока памяти из принятого адреса совпадает с кодом, записанным в каком-либо регистре магазина 19, что говорит о занятости этого блока памяти, то схема /7 анализа запросных слов вырабатывает сигнал разрешения записи в блок 16 признаков неудовлетворенных запросов. Этот сигнал по линии 35 передается на схему 20 управления блоком признаков неудовлетворенных запросов. На второй вход этой схемы по линии 36 поступают признаки обрабатываемого запроса (код иомера этого запроса и код номера блока основной памяти). При наличии сигналов по линиям 35 и 36 производится запись признаков в первый

ных запросов. Одновременно с сигналом записи признаков в блок на выходе схемы 20 управления блоком признаков неудовлетворенных запросов образуется сигнал разрешения сброса соответствующего триггера запроса, который по линии 37 передается на управляющий вход схемы 14 приоритета запросов от каналов и центрального вычислителя. По этому сигналу вырабатывается гащение входных регистров и триггеров запросного слова, соответствующего неудовлетворенному заиросу. Таким образом, после сброса триггера запроса на схеме приоритета, входных регистров и триггеров запросного слова на схеме 17 анализа заиросиых слов устройство 13 для управления основной памятью подготовлено для обработки следующего по приоритету запроса от каналов или центрального вычислителя.

Блок 16 признаков неудовлетворенных занросов запомииает эти признаки на время, необходимое для освобождения соответствующих блоков 2-5 основной памяти.

Признаки, записанные в первый регистр блока, передаются в нижние регистры при условии, что эти регистры ие заняты. Таким образом, на нижних регистрах блока всегда располагаются призиаки неудовлетворенных запросов, которые поступили по времени раньше, чем признаки, записанные в верхних регистрах.

Коды номеров блоков основной памяти, записанные в регистрах блока признаков неудовлетворенных запросов, сравниваются на первой схеме сравнения 21 с кодом номера блока памяти, иостуиающим с иервого выхода схемы 22 выборки освобол дающегося регистра магазина уиравляющих слов основной памяти по линии 38. При наличии сигнала сравнения этих кодов с выхода первой схемы сравнения 21 и сигнала «конца цикла от соответствующего блока основной памяти по линии 39, схема 15 управления выборкой из блока нризиаков иеудовлетворенных запросов считывает эти признаки из того регистра, в котором произошло сравнение. Если сравнение осуществилось в нескольких регистрах блока, то выбираются призиаки, соответствующие неудовлетворенному запросу от канала.

При наличии в блоке нескольких признаков от каналов или от центрального вычислителя, которые имеют одинаковые коды номеров блоков основной памяти, схема 15 управления выборкой из блока считывает содержимое того регистра, который находится на более низком уровне блока.

Выбранный из блока код номера запроса расшифровывается на схеме 15 управления выборкой из блока признаков неудовлетворенных запросов и на схему 14 приоритета заиросов от каиалов и центрального вычислителя по линии 28 посылается сигнал повторного заироса. Повторный запрос обрабатывается в устройстве 13 для управления основной памятью аналогично запросам от каналов или центрального вычислителя.

Ассоциативный принцип выборки признаков из блока дает возможность уменьшить время ожидания обработки запросов от каналов и при освобождении блоков памяти, соответствующих неудовлетворенным занросам от каналов, обрабатывать их не по приоритету, а по времени поступления в блок управления основной памятью. Если код номера блока памяти со схемы 17

анализа запросных слов от каналов и центрального вычислителя не совпадает с кодом, записанным в регистрах магазнна 19 управляющих слов основной памяти, т. е. если соответствующий блок памяти свободен, то схема 17 анализа запросных слов вырабатывает сигнал по линии 40 на схему 23 управления магазином управляющих слов основной памяти. При наличии сигналов по линиям 40 и 36 схема 23 управления магазином вырабатывает сигнал разрешения записи управляющего слова осиовной памяти в магазин 19. В управляющее слово основной памяти входят признак занятости соответствующего блока, признак режима памяти (запись или чтение),

код номера блока памяти, код номера запроса (регистра-приемника считаиной информации). Одновременно с записью управляющего слова в магазин, на выходе схемы 23 управления магазином формируется сигнал (по

линии 41) разрещения приема запросиого слова и управляющего слова основной памяти на выходные регистры и триггера схемы 24 коммутации шин основной памяти. Эта схема осуществляет выбор и пуск соответствующего

блока основной памяти и передачу данных F выбранный блок.

Поскольку запуск блоков основной па-мяти осуществляется последовательно, управляющие слова соответствующих бл1оков записываются последовательно в iperHCTipbi магазина 19, начиная с нижнего регистра. Это дает возможность выбирать блок памяти, из которого в первую очередь будет производиться выборка информации и который освободится в иервую очередь.

Схема 22 выборки освобождающегося регистра магазина управляющих слов основной памяти считывает управляющее слово блока памяти, который был запуш,ен раньше других. Код номера блока памяти из этого управляющего слова подается по линии 38 на первую схему сравнения 21 для сравнения с кодами номеров блоков, записанными в регистрах блока 16 признаков неудовлетворенных

запросов. Кроме того, по линии 42 это управляющее слово передается на схему 25 управления выборкой из основной памяти и расиределением считанных данных. Па этой схеме производится расшифровка управляющего

слова памяти. Расшифрованный код номера блока при наличии на линии 43 сигнала «конец чтения осуществляет считывание информации из этого блока памяти. Признак режима работы данного блока основной памяти

управления выборкой из основной намяти и распределением считанных данных. Расшифрованный код номера запроса управляет распределением считанной информации к соответствующему абоненту.

По сигналу «конец цикла (линия 39) от соответствующего блока основной памяти схема 15 управления выборкой из буфера признаков неудовлетворенных запросов формирует сигнал сброса 44 освобождающегося регистра магазина 19 управляющих слов осповной памяти. Наличие сигналов «конец чтения и «конец цикла (линия 39 и 43) дает возможность осуществить асинхронную связь между устройством управления основной памятью и самой памятью.

Асинхронная связь упрощает структуру устройства 13 для управления осиовной памятью, позволяет использовать блоки памяти с существенно различными циклами и обеспечивает надежную работу устройства управления независимо от параметров памяти и линий связи.

Наличие входных регистров заироспого слова в схеме 17 аиализа запросных слов от каналов и центрального вычислителя и выходных регистров запросного слова в схеме 24 коммутации шин основной памяти дает возможность совместить процесс передачи запросного слова в соотзетствуюищй блок памяти с обработкой следующего по приоритету запроса. Это увеличивает скорость обработки запросов в устройстве управления основиой памятью.

Адрес, маркеры и ключ защиты контролируются по четности на схеме 17 анализа запросных слов от каналов и центрального вычислителя. Кроме того, на этой схеме производится анализ действительности припятого адреса (т. е. анализируется, имеется ли в данной комнлектации вычислительной системы блок памяти, соответствующий прииятому адресу). При обнаружении сбоев по четности или по недействительности адреса запрещ,ается обращение в соответствующий блок основной памяти и в абонент передаются обнаруженные сбои и сигнал окончания обмена по данному запросу.

Таким образом, заведомо ложное o6paHteние в блок памяти не занимает цикл его работы, что дает возможность следующим ио приоритету запросам обращаться в этот блок. Это уменьшает время ожидания работы каналов с памятью и упрощает процесс локализации сбоев.

Предмет изобретения

Устройство для управления блоковой осиовной памятью, содерл ащее схему коммутации

щин основной памяти, схемы сравнения, схемы управления, схему анализа, схему ириоритета запросов, отличающееся тем, что, с целью повыщения быстродействия, в него введены блок признаков неудовлетворенных запросов, магазии управляющих слов основной иамяти, схема выборки освобождающегося регистра магазииа управляющих слов, причем схема управления блоком иризнаков неудовлетворенных запросов подключепа к схеме анализа запросных слов от каналов и центрального вычислителя, соедииеиной по управляющим входам со схемой приоритета заиросов от каналов и центрального вычислителя, схема управления выборкой из блока призиаков неудовлетворенных заиросов ио первому выходу соединена со входамн управления схемы приоритета заиросов от каиалов и цеитрального вычислителя, второй ее выход связан ио управляющим входам с первыми входами регистров магазина управляющих слов основной памяти, первая группа входов схемы управления выборкой пз блока иризиаков неудовлетворенных занросов подключена к выходам

схем формирования сигиалов коица цикла блоков осиовной иамяти, вторая группа входов связаиа с первыми выходами регистров блока признаков неудовлетворенных заиросов, третья группа входов соединена с выходами первой схемы сравнения, схема управления блоком прпзнаков неудовлетворенных заиросов связана по управляющим входам с первым регистром блока признаков неудовлетворенных заиросов и схемой ириоритета запросов от каналов и центрального вычислителя, вторые выходы регистров блока признаков неудовлетворенных запросов соединены со входами первой схемы, сравнения, к дополиительному входу которой подключен первып выход схемы выборки освобождающегося регистра магазина управляющих слов основной памяти, ее второй выход подключен к схеме управления выборкой из осиовной иамяти и распределеиием считанпых данных, а

ее входы связаны с первыми выходами регистров магазина уиравляющих слои основной памяти, вторые выходы которого подключены ко входам второй схемы сравнения, дополнительный вход которой соединен со схемой

аналпза запроспых слов от каиалоп и центрального вычислителя, связанной также с первым входом второй схемы сплвиеиия и с первым и вторым входами схем. упра ле1П1я магазином управляющих слог, огноппой иаМЯТИ, выходы которой связан) со 5ТОРЫМИ

входами регистров магазииа уир;и.. :чощих слов осиовной памяти, схемоП коммутации щин основной памяти и схемой 1р 1ор 1тета запросов от каналов и цеитрального пы-шслителя.