ВЫЧИСЛИТЕЛЬНО-ЛОГИЧЕСКОЕ УСТРОЙСТВО Советский патент 1973 года по МПК G06F9/06 

Описание патента на изобретение SU393741A1

тора подключены к выходам реверсивных координатных формирователей, а другие - к выходам нереверсивных координатных формирователей. Управляющие входы каждого координатного формирователя подсоединены к соответствуюш,им выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока. На чертеже изображена схема вычислительно-логического устройства с выполнением преобразований в накопителе МОЗУ. Устройство содержит накопитель 1 на магнитных сердечниках с ППГ с адресными ши-/J.V ч 1 П JV CI/V . J. i J. 1. J. , Uliri. л I I Г1 разрядными шинами 3, усилители нами 2 и яения 4, блок коммутации сигнавоспроизведениялов 5, регистр регенерации 6 с формирователями разрядных импульсов тока, устройство управления 7, в которое входят тактовый блок 8, логический блок 9, регистр кода мирокоманды 10, регистр адреса микрокоманды 11, дешифратор 12; матричный коммутатор, содержаший т трансформаторов 13 на сердечниках с ППГ со входными обмотками 14 и 15 и с выходной обмоткой 16; т реверсивных формирователей 17 координатных импульсов тока по координате х со входами управления 18-22, входами считывания 23-27 и выходом 28; нереверсивные формирователи 29 со входами управления 30-34, входами считывания 35-38 и выходом 39. Трансформаторы 13 составляют прямоугольную матрицу тХ, обмотки 14 в каждой строке соединены последовательно и подключены к выходу 39 соответствующего формирователя 29. Обмотки 15 в каждом столбце соединены последовательно и подключены к выходу 28 соответствующего реверсивного формирователя 17. Выходная обмотка 16 каждого трансформатора через резистор (или нелинейный элемент) 40 подсоединена к соответствующей адресной шине 2 накопителя 1. Входы управления координатных формироваолиды уцраьлеиия координа.ныл формирователеи 17 и 29 соединены с выходами регистра кода микрокоманды 10 и первой ступени дешифратора адреса микрокоманд 12, входы считывания - с выходами тактового блока 8. Разрядные шины 3 накопителя 1 соединены со входами усилителей воспроизведения 4 и выходами регистра регенерации 6. Выходы усилителей 4 через блок коммутации 5 подсоединены ко входам регистра регенерации 6, регистра адреса микрокоманд 11, регистра кода микрокоманд 10, логического блока 9. Выходы логического .блока подсоединены к управляющим входам блока коммутации 5 и регистра регенерации 6. Выходы регистра адреса микрокоманд 11 подсоединены ко входам дешифратора первой ступени 12. Для формирования в адресных шинах 2 импульсов тока различной величины и полярности используются импульсные трансформаторы 13 на сердечниках с ППГ, управляемые формирователями координатных токов 17 и 29. Пусть I - координатный ток в i-той вертикальной шине, нодключенной к выходу 28 /-того формирователя 17. За положительное примем направление тока / от выхода 28 во внешнюю цепь. Состояние сердечника 13, в которое он намагничивается током /i, примем за единицу /у -ток в /-той горизонТ™°1.1 ;„™ оа™ .1±™Л,, /-ТОГО формирователя 29. За положительное нримем направление тока 1у из внешней цепи к выходу формирователя 39. Ток 1у намагничивает сердечники трансформаторов 13 в со-стояние «нуль. За положительное направле™ ™ка /, в адресной шипе 2 примем , которое намагничивает сердечники линейки МОЗУ в состояние «единица. Выходная обмотка 16 включена так, что положительный „. выходкой ток /.намагничивает сердечник трансформатора 13 в состояние «единица, С учетом принятых обозначений для трансформатора 13, находящегося в t-том столбце и /-той строке, можно написать zfzij -(fxiW - ly.W - F)ign.y. X(/,U7,-/yl,)A, де Wx, Wy, Wx - числа витков в обмотках 15, 14, 16; - М.Д.С., необходимая для перемагничивания сердечника трансформатора 13; логическая функция: Л 1, если сердечник трансформатора 13 находится в состоянии, нротивоположном действию результирующей М.Д.С.; , если сердечник намагничен в состояние, соответствующее действию результирующей м.д.с. Поставим в соответствие импульсам токов ; j переменные z, X, у: ±1±0,5 ,w, + /-, В исходном состоянии все сердечники рансформаторов 13 намагничены в «нуль. икл работы матричного устройства формиования импульсов тока в адресных шинах 2 анимает пять тактов: «НС - такт настройки трансформаторов атрицы для считывания; «С - такт считывания линейки накопиеля;

«НЗ - такт настройки трансформаторов для записи в накопитель;

«3 - такт записи в накопитель МОЗУ;

«НУ - такт начальной установки сердечников трансформаторов в «нуль.

Требуемые последовательности импульсов тока в адресных шинах z и соответствующие им последовательности импульсов тока в координатных шииах к и ц при выполнении различных операций в МОЗУ представлены в таблице.

Характеристику требуемых последовательностей импульсов при выполнении различных операций в МОЗУ можно получить путем суперпозиции таблиц, соответствующих заданной операции при считывании (2 или 3) и записи (4 или 5). Адреса при считывании

и записи могут совпадать и отличаться. Запись может производиться одновременно в несколько адресов (в пределе - во все). Как видно из таблицы, импульсы тока в адресных шинах во время всномогательных тактов «НС, «НЗ и «НУ по абсолютной величине равны О или 0,5 и, следовательно, не могут измеиять состояние сердечников накопителя, так как токи в разрядных шинах бывают только во время такта «3.

Требуемые последовательности координатных токов формируются с помощью t-Toro реверсивного формирователя 17, последовательности помощью /-того формирователя 29.

Операция 1 в таблице обычно выполняется при считывании и регенерации микрокоманды, операции 2-5 выполняются над числами в МОЗУ в соответствии с кодом микрокоманды. Адрес микрокоманды кодируется в двоичном коде. Рассмотрим способ кодирования набора управляющих сигналов. Для выполнения операций 2-4 по какому-либо адресу // необходимо указать координаты этого адреса и у, а также характер операции. Для каждой из четырех операций (2-5) отводится один двоичный разряд кода микрокоманды. Таким образом, для управления матрицей тХ« (т-п адресами накопителя) требуется 4m+4n двоичных разрядов микрокоманды. Итак, микрокоманда имеет следующий формат: в разрядах 1-k хранится код адреса следующей микрокоманды;

Похожие патенты SU393741A1

название год авторы номер документа
Управляющий автомат цифрового устройства числового управления 1972
  • Белов Е.К.
  • Гайда В.В.
  • Гульденбальк А.П.
  • Заборовский В.Г.
  • Иванов П.С.
  • Козлов Л.П.
  • Колосов В.Г.
  • Колосова Н.И.
  • Мелехин В.Ф.
SU507153A1
ЦИФРОВОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО НА ПОЛНОТОЧНОМНАКОПИТЕЛЕ 1971
  • В. М. Зуев, В. Г. Колосов А. Г. Леонтьев Три
SU289514A1
Логическое запоминающее устройство 1971
  • Колосов Владимир Григорьевич
  • Мелехин Виктор Федорович
  • Омаров Салауат Дарбекович
SU443411A1
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО 1969
SU255993A1
Магнитное оперативное запоминающее устройство 1981
  • Романьков Виктор Григорьевич
SU980161A1
СПОСОБ ЗАПИСИ ИНФОРМАЦИИ В ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МАГНИТНЫХ СЕРДЕЧНИКАХ И ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА СЕРДЕЧНИКАХ 1992
  • Ермолин Юрий Сергеевич
RU2101784C1
Магнитное оперативное запоминаю-щЕЕ уСТРОйСТВО 1979
  • Жучков Александр Георгиевич
  • Коростелев Юрий Владимирович
  • Мочалов Владимир Дмитриевич
SU841039A1
Цифровое устройство числового программного управления 1971
  • Гульденбальк А.П.
  • Ивченко В.И.
  • Казакевич Т.И.
  • Козлов Л.П.
  • Колосов В.Г.
  • Колосова Н.И.
  • Мелехин В.Ф.
  • Попандопуло Л.С.
  • Чечурин С.Л.
SU441858A1
Накопитель магнитного оперативного запоминающего устройства 1974
  • Балашов Евгений Павлович
  • Орлов Борис Петрович
SU498647A1
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1970
SU277852A1

Иллюстрации к изобретению SU 393 741 A1

Реферат патента 1973 года ВЫЧИСЛИТЕЛЬНО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Формула изобретения SU 393 741 A1

Xi 1, если необходимо выполнить операцию 2 в адресе, у которого координата

xl 0, если в адресе, у которого координата x.i, операция 2 не должна выполняться.

Номер операции 2-ь4 соответствует таблице.

АГ+1 /Г + 2 АГ + З /С + 4

Номер разряда

1010001000001010

2345234523452345

XI Xi xi xi xz x-2. xi Xz УI УI УI yi y-2 yz г/2 г/2

в примере закодировано выполнение oneрации 2 (считывание в прямом коде) по адресу 1 - 1 и операции 4 (запись с дизъюнкцией) по адресам 1 - I, 2-1. Первая цифра адреса соответствует координате х, вторая - координате г/.

Рассмотрим последовательность работы вычислительного устройства при выполнении микрокоманды.

Перед началом цикла выполнения микрокоманды в регистре 11 хранится код адреса микрокоманды.

Первый такт. Считывание кода адреса микрокоманды, расшифровка его дещифратором нервой ступени 12, содержащим две части для расщифровки координат х vi у. Выходы дешифратора 12, соответствующие координате X, соединены со входами настройки 18 формирователей 17, соответствующие координате г/ - со входами настройки 30 формирователя 29. Допустим, что хранился код адреса 2-2 (для упрощенного примера на четыре адреса). Тогда импульсы с выхода дещифратора намагничивают «вверх сердечники трансформаторов второго формирователя 17 и сердечник трансформатора второго формирователя 29.

Второй такт. Считывание формирователей 17 по цепям 24 и формирователей 29 по цепям 36. При этом в соответствии с настройкой получают , г/1 + 1, л:1 г/2-0.

f/y 0, если операция 2 не выполняется или выполняется но адресу, у которого координата y i

г/; 1, если выполняется операция 2, причем по адресу, у которого координата y lПример кодирования операций в матрице 2X2:

Па выходе трансформатора 13 с координатами 2-2 получают , а сердечник трансформатора намагничивается в состояние «единица. Под действием тока в адресной щине 2-2 из МОЗУ считывается код микрокоманды. Через усилители воснроизведения 4 и устройство коммутации сигналов 5 этот код записывается в регистр регенерации б и регистры адреса и кода микрокоманды 11 и 10.

Третий такт. Регенерация микрокоманды по адресу 2-2 МОЗУ. С этой пелью происходит считывание формирователей 17 по цепям 26 и формирователей 29 по цепям 38. В соответствии с произведенной в первом такте настройкой получают ,, , г/ 0. На выходе трансформатооа 13 с координатами 2-2 получают ,5. Одновременно сигнал из управляющего устройства 7 считывает регистр регенерации 6. Выходные импульсы тока поступают в разрядные шины 3, и считанный код записывается по адресу 2-2.

Четвертый такт. Считывание кода микрокоманды из регистра 10. При этом импульсы с выходов

2345 Xi, Xi, Xi, Xi

поступают на входы настройки 19-22 формирователя 17, а импульсы с выходов

У;, «/л Уъ .V/ на входы настройки 31-34 /-того формирователя 29. Допустим, что код микрокоманды соответствует рассмотренному выше примеру. Тогда намагничиваются «вверх сердечники трансформаторов первого формирователя 17, сердечники трансформаторов второго формирователя 17, сердечники второго формирователя 29. Пятый такт - такт НС. Тактовый импульс проходит по цепи считывания 23 формирователей 17 и по цепи 35 формирователей 29. В соответствии с настройкой формирователей получают X, - Q, х - О, г/1 : О, у - О, Zi 0. Шестой такт - такт «С. Тактовый импульс проходит по цепям 24 формирователей 17, по цепям 36 формирователей 29. В соответствии с настройкой получают: ATi -f 1, ЛГа О, 1/1 - 0, Уг 1, 2i, -l, , . В линейке 1 - 1 считывается код, который записывается в регистр регенерации 6. Седьмой такт--такт «НЗ. Тактовый импульс проходит по цепи 25 формирователей 17 и по цепи 37 формирователей 29. При этом получают: л, 0,5; X., 0,5; у, 0; у - 1; г,, - 0,5; 21 -0,5; Z;s-0; jj 0. Восьмой такт - такт «3. Тактовый импульс проходит по цепи 26 формирователей 17 и по цепи 38 формирователей 29. Получаютх, - 0,5; лга 0; г/. 0; у 0; 11 0,5; 2i2 Zji 22 : 0. Одновременно считывается регистр регенерации 6, и код считанного числа по разрядным шинам 3 поступает в накопитель. Этот код с дизъюнкцией записывается в линейки адресов 1-1, 2--1. Девятый такт - такт «НУ. Тактовый импульс проходит по цепи 27 формирователей 17. Получают х, - 0,5; X., 0; у, 0; у 0; ,5; Zi2 Zj, Zj., 0. Никаких изменений в накопителе не происходит. Сердечники трансформаторов 13 оказываются намагниченными в «нуль. Чтобы увеличить число разрядов в кодовой части микрокоманды, можно разместить микрокоманду в нескольких адресах накопителя либо записать ее в специальном ПЗУ, число разрядов которого превышает число разрядов основного накопителя 1. Предмет изобретения Вычислительно-логическое устройство на магнитном оперативном запоминающем устройстве с микропрограммным управлением, содержащее матричный магнитный накопитель, выходы которого через усилители воспроизведения, блок коммутации и логический блок подключены к соответствующим входам регистров кода и адреса микрокоманды, другие входы которых соединены с выходом тактового блока, матричный коммутатор, дешифратор, реверсивные и нереверсивные координатные формирователи импульсов тока, один вход каждого из которых подсоединен к соответствующим выходам дещифратора, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, одни входы матричного коммутатора подключены к выходам реверсивных координатных формирователей, а другие - к выходам нереверсивных координатных формирователей, управляющие входы каждого координатного формирователя подсоединень к соответствующим выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока.

SU 393 741 A1

Авторы

Известны Вычислительно Логические Устройства Магнитном Оперативном Запоминающем Устройстве Микропрограммным Управлением, Содержапдие Контрольные Импульсные Формирователи Тока, Цепь Циклического Сдвига Кодов Реверсивные Ключи, Выходы Которых Соединены Адресными Шинами Накопител Магнитных Сердечниках Ппг. Таком Устройстве Логические Операции Выполн Ютс Непосредственно Чейках Мозу Магнитное Оперативное Запоминающее Устройство Адресные Шины Которых Соединены Реверсивными Ключами Эти Чейки Составл Небольшую Часть Всего Накопител Названную Функциональной Управлени Вычислительным Устройством Предлагаетс Использовать Методы Микропрограммировани Синтезировать Управл Ющее Устройство Также Адресных Линейках Мозу. Этом Случае Входами Реверсивных Ключей Могут Управл Специальные Выходы Усилителей Чтени Специальным Диодам, Объединенным Своим Сигналом Совпадени При Таком Построении Микропрограммного Автомата Кодировани Каждого Управл Ющего Сигнала, Поступающего Вход Реверсивного Ключа, Требуетс Специальный Двоичный Разр Кодовой Части Микрокоманды

Рассмотренному Вычислительному Устройству Присущи Три Недостатка

Выполнени Логических Операций Числа, Хран Щиес Основном Накопителе

Дов Кодовой Части Микрокоманды, Прин Устройстве Длина Слова Может Оказатьс Недостаточной Размещени Микрокоманды Размещение Микрокоманды Двух Адресах Ведет Усложнению Схемы Сниже

Нию Быстродействи Двоичное Кодирование Набора Управл Ющих Сигналов Требует Построени Микропрограммного Автомата Специализированных Устройств Дешифратора Шифратора Шифратор Соответствует Опреде

Каждого Адреса Функциональной Части Накопител Каждого Адреса, Котором Возможно Выполнение Логических

Даты

1973-01-01Публикация