НАКАПЛИВАЮЩИЙ ДВОИЧНЫЙ СЧЕТЧИК Советский патент 1973 года по МПК H03K27/00 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения узлов автоматических и вычислительных устройств.

Известен накапливающий двоичный счетчик, содержащий динамический регистр и схему синхронизации,

Предлагаемый счетчик отличается от известных тем что дополнительно содержит три схемы .совпадения, инвентор, триггер, элемент «ИЛИ и элемент задержки, причем первая схема совпадения входами соединена с выходом динамического регистра и нулевым выходом триггера, выход первой схемы совпадения соединен с одним входом элемента «ИЛИ, выход которого соединен со входом динамического регистра; вторая схема совпадения по входам соединена через инвертор с выходо м динамического регистра и единичным выходом триггера, выход второй схемы совпадения соединен с другим входом элемента «ИЛИ и через элемент задержки с нулевым входом триггера; третья схема совпадения входом соединена со схемой синхронизации, выходом с .единичным входом триггера.

TaiKoe выполнение позволяет упростить схему накапливающего двоичного счетчика.

На чертеже изображена схема предлагаемого «четчика.

Счетчик содержит схему синхронизации, состоящую пз генератора /, пересчетной схемы 2 и схемы совпадения 3: динамический регистр 4, а схемы совпадения 5, 6, 7, инвертор 8, триггер 9, элемент «ИЛИ W, элемент задержки ;/.

Счетчик работает следующим образом.

Генератор 1 предназначен для выработки тактирующих сигналов всего устройства. Выход генератора поступает па вход пересчетной схемы 2, определяющей емкость счетчика Л по формуле

N-2,(1)

где k - число состояний пересчетиой схемы 2, определяемое по формуле

k 2,(2)

где п-число разрядов пересчетной схемы. Все нулевые выходы триггеров пересметной

схемы 2 подключаются к входу схемы совпадения 3, выход которой соединен с одним из входов схемы совпадения 5. Второй вход схемы совпадения 5 является входом накапливающего двоичного счетчика.

Если на вход схемы не поступают счетные импульсы, то триггер 9 находится в нулевом состоянии и код, записанный в дпиамическом регистре 4, пир кулирует по цепи; выход динамического регистра 4- схема совпадения 6-

схема «ИЛИ 10- вход дппампческого регистpa 4. При поступлении па вход схемы счетного импульса триггер 9 устанавливается в единичное состояние. При этом схема совпаделия 6 закрывается, а схема совпадения 7 открывается и код с динамического регистра 4, начиная с младшего разряда, будет проходить через инвертор 8 и схему совпадения 7. Первый нуль затгисанного в динамическом регистре 4 кода, проипвертировавшись, записывается через схему «ИЛИ 10 в динамический регистр единицей, а также, пройдя элемент задержки //, сбрасывается триггер 9 в нулевое состояние. При этом закрывается схема сов1падения 7 и открывается схема совладения б и остальные старшие разряды пе.резаниеываются в диналшчеюкий регистр 4 без изменения. Элемент задержки на полтакта необходим для четкой работы схемы. В результате код в динамическом регистре 4 увелич-ится на единицу. Так, HainpHMep, если в динамическом регистре 4 был записан код 1010111 и поступил один входной илтульс, то первые три младшие единицы, -пройдя инвертор 8, запишутся IB дина-мичеокий регистр 4 нулями; nepiBbift нуль, проинвертировавшись в единицу, перебросит триггер 9 в нулевое состояние и запишется в динамический регистр. Остальные разряды кода перезаписываются без изменения. Теперь в динамическом регистре будет храниться код 1011000. Предмет изобретения Пакапливаюш,ий двоичный счетчик, содержаший динамический регистр и схему сиихронизации, отличающийся тем, что, с цельюупрош,ения счетчика, он содержит три схемы совпадения, инвертор, триггер, элемент «ИЛИ и элемент задержки, причем иервая схема совпадения входами соединена с выходом динамического регистра и иулевым выходом триггера, выход первой схемы совпадения соединен с одним входом элемента «ИЛИ, выход которого соединен со входом динамического регистра; вторая схема совпадения входами соединена через инвертор с выходом динамического регистра и единичным выходом триггера, выход второй схемы совпадения соединен с другим входом элемента «ИЛИ и через элемент задержки с иулевым входом триггера; третья схема совнадения входом соединена со схемой синхронизации, а выходом с единичным входом триггера.